



**UNIVERSIDAD CARLOS III DE MADRID**  
**ESCUELA POLITÉCNICA SUPERIOR**

**Departamento de Ingeniería Mecánica**

# **PROYECTO FIN DE CARRERA**

## **Diseño y simulación de un potenciómetro digital de 6 bits**

Autor: Armando Jesús Díaz-Regañón Guerra

Director: José Luis Pérez Díaz

Tutor: Efrén Díez Jiménez

MAYO 2012

*Ingeniería Técnica Industrial. Especialidad: Electrónica Industrial*



Título: “Diseño y simulación de un potenciómetro digital de 6 bits”.

Autor: Armando Jesús Díaz-Regañón Guerra

Director: José Luis Pérez Díaz

## EL TRIBUNAL

Presidente: \_\_\_\_\_

Vocal: \_\_\_\_\_

Secretario: \_\_\_\_\_

Realizado el acto de defensa y lectura del Proyecto Fin de Carrera el día \_\_ de \_\_\_\_\_  
de 20\_\_ en Leganés, en la Escuela Politécnica Superior de la Universidad Carlos III de  
Madrid, acuerda otorgarle la CALIFICACIÓN de

VOCAL

SECRETARIO

PRESIDENTE



# AGRADECIMIENTOS

*En primer lugar quiero agradecer a mi familia el apoyo y la paciencia que han tenido conmigo durante todos estos años de carrera.*

*Agradezco a José Luis Pérez Díaz y a Efrén Díez la oportunidad que me han dado de poder realizar este proyecto y la ayuda que me han ofrecido cuando han surgido problemas.*

*Y por último, también agradecer a mis compañeros de universidad el apoyo y la ayuda que me han ofrecido durante estos años.*



# RESUMEN

En el presente documento se detalla el diseño y la simulación de un potenciómetro digital lineal de resolución seis bits junto con el correspondiente diseño del circuito impreso (PCB) para su posterior montaje y fabricación.

El potenciómetro digital se ha diseñado utilizando componentes analógicos y dispositivos electrónicos como los optoacopladores y un regulador de tensión.

La utilidad del potenciómetro, es obtener una corriente de salida del sistema configurable en  $2^6$  valores de corrientes de carga equidistantes entre sí a partir de  $2^6$  combinaciones lógicas binarias que dispondremos en la entrada y que pueden ser controladas y manejadas por un microcontrolador.

Para la realización de este proyecto se ha utilizado el software matemático MATLAB y el programa de diseño y simulación de circuitos electrónicos OrCAD.

**Palabras clave:** diseño, simulación, potenciómetro digital, optoacoplador, regulador de tensión, regulación de corriente.

# ABSTRACT

In this project the design and simulation of a six bits resolution digital potentiometer is presented. In addition, the corresponding design of the printed circuit board (PCB) for assembly and manufacturing is given.

The digital potentiometer has been designed using analog components like common resistances and electronics devices like optocouplers or voltage regulators.

The application of the potentiometer is to obtain a controlled current in the output which can be set up in  $2^6$  values of load current equidistant from  $2^6$  binary logical combinations in the input. This input can be controlled and managed by a microcontroller.

MATLAB and OrCAD software has been used for calculation and simulation of the electronic circuits.

**Keywords:** design, simulation, digital potentiometer, optocouplers, voltage regulator, current regulator.





# ÍNDICE GENERAL

<b>1. – Introducción .....</b>	<b>1</b>
1.1 – Introducción y objetivos.....	2
1.2 – Estructura del documento.....	2
<b>2. – Estado del Arte.....</b>	<b>4</b>
2.1 – Potenciómetros Digitales .....	5
2.1.1. – Introducción.....	5
2.1.2. – Características .....	5
2.1.3. – Tipos de potenciómetros digitales.....	6
2.1.4. – Diseño de un potenciómetro digital mediante Puertas de Transmisión con tecnología CMOS. ....	7
2.2 – Aplicaciones.....	11
<b>3. – Fase de diseño.....</b>	<b>12</b>
3.1– Componentes del sistema.....	13
3.1.1. – Optoacoplador .....	13
3.1.1.1. – Características.....	13
3.1.1.2. – Tipos .....	15
3.1.1.3. – Características del optoacoplador 4N25 .....	15
3.1.2. – Regulador de tensión ajustable LM317.....	16
3.1.2.1. – Parámetros típicos del regulador LM317 .....	17
3.2. – Diseño y funcionamiento del sistema .....	18
3.3 – Sistema Ideal .....	23
3.3.1. – Cálculos teóricos .....	26
3.3.1.1. – ETAPA DIGITAL .....	26
3.3.1.2. – ETAPA DE POTENCIA .....	28
3.3.1.3. – INTENSIDAD DE CARGA.....	34
3.3.2. – Resultados de la simulación .....	37
3.4 – Sistema Real.....	40
3.4.1. – Cálculos teóricos .....	45
3.4.2. – Resultados de la simulación .....	51
<b>4. – Diseño del Circuito Impreso .....</b>	<b>54</b>
4.1 – Conceptos generales.....	55
4.2 – Diseño de la placa de circuito impreso .....	58
<b>5. – Presupuesto .....</b>	<b>66</b>
5.1 – Presupuesto de material .....	67

5.2 – Presupuesto de personal .....	67
5.3 – Presupuesto Total .....	67
<b>6. – Conclusiones</b> .....	69
6.1 – Conclusiones .....	70
<b>7. – Bibliografía</b> .....	70
7.1 – Bibliografía .....	71
<b>8. – Anexos</b> .....	73
8.1 – ANEXO I. Ejemplos de simulación OrCAD Capture.....	74
8.2 – ANEXO II. Ecuaciones.....	79
8.3 – ANEXO III. Cálculos con MATLAB.....	85
8.4 – ANEXO IV. Fotolitos para la fabricación. ....	88
8.5 – ANEXO V. Hojas de características: 4N25.....	89
8.6 – ANEXO VI. Hojas de características: LM317.....	102

# ÍNDICE DE FIGURAS

Figura 1. Objetivo del PFC.....	2
Figura 2. (a) potenciómetro analógico. (b) potenciómetro digital MCP41010. ....	5
Figura 3. Gráfica potenciómetro digital lineal.....	7
Figura 4. Gráfica potenciómetro digital logarítmico. ....	7
Figura 5. (a) Transistor de paso NMOS. (b) Transistor de paso PMOS. ....	8
Figura 6. Diferentes representaciones de una puerta CMOS. ....	8
Figura 7. Integrado CD4066B. ....	8
Figura 8. Diseño de un potenciómetro digital con el integrado CD4066B. ....	9
Figura 9. Convertidor D/A.....	11
Figura 10. Optoacoplador. ....	13
Figura 11. Etapa de control y etapa de potencia.....	14
Figura 12. (a) Fototriac. (b) Optotiristor. (c) Fototransistor. (d) Darlington. ....	15
Figura 13. Encapsulado 4N25. ....	15
Figura 14. Esquema típico del LM317. ....	16
Figura 15. Bits LSB y MSB. ....	19
Figura 16. Diseño del sistema.....	20
Figura 17. Diseño simplificado del sistema. ....	21
Figura 18. Ejemplo del funcionamiento del sistema ideal.....	25
Figura 19. Circuito de la etapa digital. ....	26
Figura 20. Esquema del sistema ideal simplificado. Zona de saturación. ....	28
Figura 21. Esquema del sistema ideal simplificado. Zona de corte. ....	31
Figura 22. Diseño del sistema ideal.....	33
Figura 23. Gráfica de resultados teóricos. ....	37

Figura 24. Gráfica de resultados simulación ideal. ....	40
Figura 25. Esquema del sistema real simplificado. Zona de saturación.....	41
Figura 26. Esquema del sistema real simplificado. Zona de corte. ....	42
Figura 27. Ejemplo del funcionamiento del sistema real. ....	44
Figura 28. Sistema matricial de ecuaciones. 63 ecuaciones con 6 incógnitas.....	48
Figura 29. Diseño del sistema real.....	50
Figura 30. Gráfica de resultados simulación real. ....	53
Figura 31. Encapsulado de tipo DIP.....	55
Figura 32. Ejemplo de footprint. ....	56
Figura 33. Vía.....	57
Figura 34. Esquemático del sistema con sus respectivos conectores. ....	59
Figura 35. Delimitación de la placa.....	60
Figura 36. Emplazamiento de los componentes. ....	60
Figura 37. Activación del rutado de las capas TOP y BOTTOM.....	61
Figura 38. Anchura de las pistas.....	61
Figura 39. Tamaño de los PADS.....	62
Figura 40. Desactivación del plano de masa para la capa TOP.....	62
Figura 41. Rutado final de la capa TOP. ....	63
Figura 42. Activación del plano de masa. ....	63
Figura 43. Activar el rutado de la capa BOTTOM.....	64
Figura 44. Indicación del Clearance y el rutado con plano de masa en BOTTOM.....	64
Figura 45. Rutado final de la capa BOTTOM. ....	65
Figura 46. Fitolito para la fabricación. Capa TOP. ....	88
Figura 47. Fitolito para la fabricación. Capa BOTTOM. ....	88

# ÍNDICE DE TABLAS

Tabla 1. Tabla de verdad de 4 bits. CMOS. ....	10
Tabla 2. Parámetros característicos del 4N25. ....	16
Tabla 3. Parámetros característicos del LM317. ....	18
Tabla 4. Datos de las hojas de características del 4N25. ....	26
Tabla 5. Datos de las hojas de características del LM317. ....	28
Tabla 6. Tabla de verdad 6 bits. Teórica. ....	36
Tabla 7. Tabla de verdad 6 bits. Sistema ideal. ....	39
Tabla 8. Datos de simulación. ....	39
Tabla 9. Diferencias entre sistema ideal y real en corte y saturación. ....	45
Tabla 10. Tabla de verdad 6 bits. Sistema real. ....	52
Tabla 11. Footprints de los componentes. ....	56
Tabla 12. Presupuesto del material. ....	67
Tabla 13. Presupuesto de personal. ....	67
Tabla 14. Presupuesto total. ....	67

# 1. – Introducción

## 1.1 – Introducción y objetivos

En este proyecto fin de carrera se pretende diseñar y simular un potenciómetro digital de resolución seis bits junto con su correspondiente diseño del circuito impreso (PCB).

El objetivo principal de este proyecto no es otro que el de conseguir que a partir de una serie de  $2^6$  combinaciones lógicas binarias diferentes manejadas por seis señales de control externas disponibles en la entrada de nuestro sistema a diseñar, se obtenga a la salida  $2^6$  valores de corrientes de carga equidistantes entre sí. Ver figura 1.




Figura 1. Objetivo del PFC.

Para conseguirlo, debemos realizar previamente unos cálculos analíticos (teniendo en cuenta las hojas de características de los componentes electrónicos que hemos utilizado para diseñar nuestro sistema) y una serie de cálculos algebraicos utilizando para éste caso la herramienta matemática: MATLAB.

Para el diseño y las simulaciones del sistema y para el diseño del circuito impreso (PCB), utilizaremos el software de diseño de circuitos electrónicos: OrCAD de la compañía Cadence.

Se redacta este proyecto para la obtención del título de Ingeniería Técnica Industrial especialidad en: Electrónica Industrial.

## 1.2 – Estructura del documento

El presente documento se desarrolla en ocho capítulos, el primero de los cuales está formado por la presente introducción, donde se introduce también el objetivo principal de este proyecto

El **capítulo 2** corresponde al Estado del Arte. En dicho capítulo explicamos de manera genérica lo que son los potenciómetros digitales, sus características, sus aplicaciones, su funcionamiento, su ventaja con respecto a la utilización de potenciómetros analógicos y por último, explicamos un breve ejemplo de diseño de un potenciómetro digital utilizando la tecnología CMOS, cuya idea de funcionamiento va a servirnos posteriormente para el desarrollo de nuestro sistema.



El **capítulo 3**, corresponde al diseño y simulación del sistema. En dicho capítulo primeramente hacemos una breve introducción para hablar de los optoacopladores y los reguladores de tensión, que van a ser los componentes utilizados a la hora de diseñar nuestro potenciómetro digital para que de esta manera se pueda entender el posterior funcionamiento del sistema.

A continuación realizamos el diseño del potenciómetro digital suponiendo desde un principio que éste funciona de manera ideal. Para ello debemos desarrollar una serie de cálculos analíticos, hallamos teóricamente los 64 valores de corriente que dispondremos en nuestra salida y se realizan las correspondientes simulaciones comprobando en tal caso como los valores de simulación de corrientes obtenidos no están equiespaciados ni son análogos a los valores teóricos de corriente hallados previamente. Seguidamente explicamos el motivo por el cual los resultados de simulación no son los esperados y planteamos un método alternativo para solucionar este problema.

Por último, volvemos a diseñar y simular un nuevo potenciómetro digital, suponiendo esta vez que funciona de manera real, y comprobamos finalmente como en esta ocasión, los valores de corrientes de carga simulados si son equidistantes entre sí, consiguiendo el objetivo último del proyecto.

El **capítulo 4**, corresponde al diseño de la PCB. En dicho capítulo hacemos una breve introducción para hablar de conceptos básicos manejados a la hora de realizar el diseño y fabricación de un circuito impreso y posteriormente explicamos paso a paso como se ha desarrollado del diseño de la PCB de nuestro circuito.

En el **capítulo 5** se detalla el presupuesto del proyecto.

En el **capítulo 6** hablamos de las conclusiones de nuestro proyecto.

En el **capítulo 7** se detalla la bibliografía y referencias utilizadas para ayudarnos a realizar el presente documento.

Y finalmente, en el **capítulo 8**, mostramos como anexos algunos ejemplos de simulación del sistema, los cálculos realizados con MATLAB, los fotolitos del circuito impreso para su correspondiente fabricación y por último las hojas de características correspondientes a los optoacopladores y el regulador de tensión empleados.

## 2. – Estado del Arte

## 2.1 – Potenciómetros Digitales

### 2.1.1. – Introducción

El potenciómetro analógico convencional es una resistencia que permite controlar directamente la cantidad de corriente que atraviesa un circuito debido a que su valor resistivo es variable. Uno de los principales problemas de estos componentes es que al disponer de elementos mecánicos, su vida útil se acorta y en circuitos electrónicos de audio o vídeo es posible obtener señales de baja calidad y con características mantenidas en el tiempo; por ello el potenciómetro digital surge para acabar con los inconvenientes de su equivalente analógico evitando los problemas mecánicos que puedan presentar.

Por lo tanto, podemos definir un **potenciómetro digital** como un circuito integrado cuyo funcionamiento va a simular el de un potenciómetro analógico convencional pero con la ventaja de poder realizar un ajuste controlado y automático del valor de la resistencia y por tanto, poder utilizarlo en un sistema inteligente para que realice su regulación. En la figura 2 se ilustran ambos tipos de potenciómetros.




Figura 2. (a) potenciómetro analógico. (b) potenciómetro digital MCP41010.

### 2.1.2. – Características

Los **potenciómetros digitales** se componen de un divisor resistivo de  $n+1$  resistencias, con sus  $n$  puntos intermedios conectados a un multiplexor analógico que selecciona la salida.

- 1) Se pueden manejar a través de buses de comunicación (interfaz):

- a. **I<sup>2</sup>C** => Bus que solo necesita dos líneas para una comunicación full-duplex entre varios dispositivos pudiendo trabajar como receptor y/o transmisor.
  - b. **SPI** => Los datos son simultáneamente recibidos y transmitidos estableciendo una comunicación full-duplex. Típicamente utilizado en los dispositivos móviles.
  - c. **Microwire** => El protocolo es un subconjunto del Bus SPI
- 2) Los valores más comunes son de  $10K\Omega$  y  $100K\Omega$ , aunque varía en función del fabricante con resoluciones de 5, 6, 7, 9 y 10 bits y por tanto, con 32, 64, 128, 512 y 1024 posiciones respectivamente en escala lineal o logarítmica
  - 3) Los potenciómetros digitales son muy utilizados en circuitos de baja corriente por lo que disipan poca potencia.
  - 4) Fabricantes de este dispositivo: **Maxim, Analog Devices e Intersil.**

### 2.1.3. – Tipos de potenciómetros digitales

- 1) Según la forma de aplicación en la que se empleen:
  - a. **Potenciómetros de mando:** Actúan como elementos de control de dispositivos electrónicos, tienen un efecto inmediato sobre la funcionalidad y es ajustable por el usuario.
  - b. **Potenciómetros de ajuste:** controlan parámetros prefijados durante la fabricación por lo que el usuario no puede manipularlos.
- 2) Según la variación resistiva:
  - a. **Lineales:** La resistencia varía proporcionalmente con respecto al parámetro de entrada. Ver figura 3.

El incremento de variación resistiva en escala lineal se obtendría de la siguiente manera:

Por ejemplo para un potenciómetro de  $10K\Omega$  con 64 posiciones.

$$\Delta R_{pot} = \frac{R_{pot}}{(2^n)-1} = \frac{10K\Omega}{(2^6)-1} = \frac{10K\Omega}{63} = 158,73 \Omega$$




Figura 3. Gráfica potenciómetro digital lineal.

El potenciómetro digital que se desarrolla más adelante en el presente proyecto es de tipo lineal.

- b. **Logarítmico:** También llamados “de audio”. La Resistencia varía logarítmicamente con respecto al parámetro de entrada. Ver figura 4.



Figura 4. Gráfica potenciómetro digital logarítmico.

#### 2.1.4. – Diseño de un potenciómetro digital mediante Puertas de Transmisión con tecnología CMOS.

Las puertas de transmisión son dispositivos formados por dos transistores de paso (NMOS y PMOS) en paralelo, que funcionalmente actúan como conmutadores bilaterales. En la figura 5 se ilustra ambos tipos de transistores de paso y en la figura 6 se muestra las diferentes representaciones de una puerta de transmisión.




Figura 5. (a) Transistor de paso NMOS. (b) Transistor de paso PMOS.




Figura 6. Diferentes representaciones de una puerta CMOS.

Cuando está activa la señal de control ( $S = "1"$ )  $\Rightarrow A=B$

El CD4066B mostrado en la figura 7, es un circuito integrado que pertenece a la familia CMOS. En este integrado de 14 pines, se dispone de: cuatro interruptores analógicos/digitales bilaterales independientes (cuatro puertas de transmisión), dos pines que corresponden a la polarización del integrado (7 y 14), cuatro pines que son entradas/salidas (1,4,8 y 11) una por cada interruptor, cuatro pines que son salidas/entradas (2,3,9 y 10) respectivamente y por último cuatro pines de control independientes para cada conmutador (5,6,12 y 13). Cada conmutador entra en conducción cuando se presenta un nivel alto (superior al 70% de VDD), y en corte cuando se envíe un nivel bajo (inferior al 30% de VDD) por el mismo pin de control.




Figura 7. Integrado CD4066B.

Utilizando este dispositivo podemos diseñar un potenciómetro digital de la siguiente manera:




Figura 8. Diseño de un potenciómetro digital con el integrado CD4066B.

Como dijimos anteriormente al explicar el funcionamiento de las puertas de transmisión, al activarse la señal de control externa hace que el valor de tensión de la entrada de la puerta de transmisión sea igual que el valor de tensión a su salida. Por lo tanto si por ejemplo se activara la señal de **Control A**, los pines 1 y 2 del integrado CD4066B se cortocircuitarían haciendo que la corriente no circulara por la resistencia de  $10K\Omega$  ya que sabemos que una resistencia en paralelo con un cortocircuito es un cortocircuito.

Cuando la señal de **Control A** se encuentra inactiva, tendremos un circuito abierto entre los pines 1 y 2 y la corriente en este caso sí va a circular por la resistencia de  $10K\Omega$ . Este proceso será similar para las otras tres señales de control.

Como se observa, el circuito de la figura 8 es un potenciómetro digital lineal de  $150K\Omega$  con 4 señales de control, es decir, de resolución 4 bits, por lo que tendremos 16 etapas o posiciones. También podemos observar como el valor de las cuatro resistencias cambian en un radio de 1:2:4:8 y siempre que se conserve esta tasa de incremento es posible agregar etapas adicionales de conmutación. De esta manera, si por ejemplo tuviéramos un circuito similar pero con seis señales de control y resistencias contenidas en el radio de 1:2:4:8:16:32 nos da como resultado un potenciómetro de 64 etapas. Para el caso que nos ocupa, la variación resistiva sería la siguiente:

$$\Delta R_{pot} = \frac{R_{pot}}{(2^n)-1} = \frac{150K\Omega}{(2^4)-1} = \frac{150K\Omega}{15} = 10K\Omega$$

En la Tabla 1, se ilustra la tabla de verdad en la que se puede apreciar los diferentes valores resistivos obtenidos de acuerdo a la combinación de “ceros” y “unos” lógicos que se aplique a las entradas de control; se entiende que un “uno” representa típicamente 5 voltios a la entrada de control y un “cero” equivale al potencial de tierra.

Las señales para las entradas de control (A, B, C y D) pueden implementarse con unos interruptores de tipo DIP-Switch para un ajuste manual del valor de la resistencia.

También pueden implementarse utilizando codificadores (que son circuitos combinacionales capaces de presentar en la salida el código binario correspondiente a la entrada que esté activada) con puertas lógicas adicionales o incluso como dijimos anteriormente pueden ser manejadas con buses de comunicación.

<i><b>D</b></i>	<i><b>C</b></i>	<i><b>B</b></i>	<i><b>A</b></i>	<i><b>R (KΩ)</b></i>
0	0	0	0	150
0	0	0	1	140
0	0	1	0	130
0	0	1	1	120
0	1	0	0	110
0	1	0	1	100
0	1	1	0	90
0	1	1	1	80
1	0	0	0	70
1	0	0	1	60
1	0	1	0	50
1	0	1	1	40
1	1	0	0	30
1	1	0	1	20
1	1	1	0	10
1	1	1	1	0

**Tabla 1.** Tabla de verdad de 4 bits. CMOS.



## 2.2 – Aplicaciones

Los potenciómetros digitales pueden ser considerados como convertidores Digitales/Analógicos, puesto que reciben a su entrada información digitalizada en forma de bits y la convierte en una salida analógica (generalmente parámetros resistivos, de tensión, o de corriente). A continuación se muestra en la figura 9 el esquema de funcionamiento típico de un convertidor Digital/Analógico.




Figura 9. Convertidor D/A.

Las aplicaciones más importantes de los potenciómetros digitales son:

- Para el **control de procesos con computadoras**: Se transfiere la información digitalizada de los computadores al lenguaje de los sensores o actuadores del proceso que generalmente es analógico.
- Para las **comunicaciones**: Para el estudio de la medición de magnitudes físicas y su posterior transmisión de datos hacia los operadores del sistema (campo de la telemetría).
- Para la **instrumentación electrónica y control de automático**: Se consigue obtener de un instrumento electrónico digitalizado, una salida analógica para fines como por ejemplo la graficación o la seguridad (envío de alertas).
- Para **sistemas de sonido**: Dado que en la actualidad el almacenamiento de las señales de audio están en formato digital (MP3, MP4, CDs), para poder ser escuchadas a través de los altavoces, los datos deben transformarse en señales analógicas.

# 3. – Fase de diseño

## 3.1– Componentes del sistema

Para entender correctamente el funcionamiento del sistema que vamos a diseñar, previamente debemos hacer una introducción para hablar de sus componentes. Utilizaremos dispositivos como los optoacopladores, que harán la función de conmutadores y un regulador de tensión para poder controlar la corriente de salida y de esta forma conseguir así que los valores que obtengamos sean equidistantes.

### 3.1.1. – Optoacoplador

Es un dispositivo que permite transmitir señales sin conexión eléctrica entre dos circuitos de corriente (separados galvánicamente entre sí) basando su funcionamiento en el empleo de un haz de radiación luminosa. En el interior del optoacoplador hay un diodo luminoso (LED) que actúa de fotoemisor y un detector (generalmente un transistor) que actúa de fotoreceptor. Estos dispositivos son capaces de convertir una señal eléctrica en una señal luminosa que esté modulada y posteriormente volver a convertirla en una señal eléctrica. Ver figura 10.

Cuanta mayor intensidad atraviese por el LED, mayor será la cantidad de fotones emitidos y, por tanto mayor será la corriente que pase por el fotoreceptor.




Figura 10. Optoacoplador.

#### 3.1.1.1. – Características

- 1) La característica principal de los optoacopladores es aquella que tiene que ver con **la relación de transferencia de corriente, CTR (Current Transfer Ratio)**, que se define como el cociente entre la corriente de salida del fotoreceptor (corriente de colector) y la corriente de entrada del fotoemisor (corriente del LED). Se expresa de la siguiente manera:

$$CTR = \frac{I_C}{I_F} \times 100 (\%) \quad [1]$$

- El CTR no es constante con  $I_F$  sino que tiene una evolución no lineal.
  - El CTR decrece al aumentar la temperatura ambiente.
  - El CTR varía conforme pasa el tiempo.
  - El CTR es equivalente al  $hFE$ , factor de ampliación de los transistores.
  - El CTR varía mucho de uno a otro tipo de optoacoplador, desde 50% para modelos con un simple fototransistor de salida, hasta más de 600% para modelos con salida Darlington.
- 2) Otra característica no menos importante de estos dispositivos es aquella relacionada con el **aislamiento eléctrico** que se establece entre los circuitos de entrada y salida. Aparece un aislamiento de alta tensión entre los circuitos de entrada y salida (puede haber una diferencia de potencial de varios miles de voltios) gracias a que existe una separación física entre ambos. En el diseño del potenciómetro tendremos dos etapas, una digital o de control (que corresponde al circuito de entrada) y otra de potencia (que corresponde al circuito de salida). Si se da el caso de que ocurra alguna anomalía eléctrica en la etapa de potencia, el optoacoplador protege toda la circuitería de la etapa de control. Debido a esto, los optoacopladores también pueden llamarse **optoaisladores**, al ser capaces de **aislar eléctricamente los dos sistemas**. Por esta razón es ventajoso utilizar estos dispositivos en lugar de las puertas de transmisión (mencionadas en el Capítulo II) a la hora de diseñar nuestro potenciómetro digital. Ver figura 11.



Figura 11. Etapa de control y etapa de potencia.

- 3) Los elementos que conforman los optoacopladores se encuentran dentro de un encapsulado que generalmente es del tipo **DIP**.
- 4) Existe un **aislamiento de ruido**.
- 5) Las dimensiones de estos dispositivos permiten ser usados en tarjetas impresas estándares.
- 6) Tienen una gran velocidad de conmutación.

### 3.1.1.2. – Tipos

Existen varios tipos de optoacopladores cuya diferencia principal entre ellos reside en el componente que hay en la salida del dispositivo. Sabiendo esto tenemos:

- 1) **Fototriac:** El componente que hay en la etapa de salida del optoacoplador es un Triac. Ver figura 12-a).
- 2) **Optotiristor:** El componente que hay en la etapa de salida del optoacoplador es un tiristor. Ver figura 12-b).
- 3) **Fototransistor:** El componente que hay en la etapa de salida del optoacoplador es uno o varios transistores BJT. Los más comunes son el **4N35** y el **4N25**, este último será el que utilizemos a la hora de diseñar nuestro potenciómetro. Ver figura 12-c) y figura 12-d).




Figura 12. (a) Fototriac. (b) Optotiristor. (c) Fototransistor. (d) Darlington.

### 3.1.1.3. – Características del optoacoplador 4N25

En la figura 13 se observa que los pines uno y dos corresponden al ánodo y al cátodo del LED. El pin tres no se utiliza al no tener conexión interna. Los pines cuatro, cinco y seis corresponden al emisor, colector y base del transistor respectivamente. En la tabla 2 se muestra las características principales del 4N25.




Figura 13. Encapsulado 4N25.

<i>Fototransistor BJT</i>	<i>npn</i>
<i>Velocidad de conmutación</i>	$3 \mu s$
<i>Tasa de transferencia de corriente DC</i>	100%
<i>Resistencia de aislamiento</i>	$10^{11} \Omega$
<i>Voltaje de aislamiento</i>	$2.500 V_{rms}$ (mínimo)

Tabla 2. Parámetros característicos del 4N25.

### 3.1.2. – Regulador de tensión ajustable LM317

Un regulador de tensión es un dispositivo fabricado para proteger aparatos electrónicos sensibilizados ante variaciones de tensión y ruido. Uno de los primeros reguladores de tensión ajustable que apareció en la historia fue el LM317, dispositivo que vamos a emplear para poder controlar la corriente de salida del potenciómetro digital.

El LM317 se caracteriza por tener tres terminales (*V<sub>in</sub>*, *V<sub>out</sub>* y *ADJ*) y por ser capaz de suministrar más de 1,5 amperios en un rango de ajuste de salida de entre 1,25 a 37 voltios aproximadamente. Para conseguir regular la tensión de salida, este dispositivo necesita tener dos resistencias externas, una de ellas debe ser un potenciómetro. En la figura 14 se ilustra el esquema típico del LM317.




Figura 14. Esquema típico del LM317.

La tensión  $V_{REF}$  que aparece entre los terminales de OUT y ADJ es un voltaje de referencia constante de valor 1,25 voltios (tensión establecida internamente por el LM317), por lo tanto, conociendo el valor fijo de la resistencia  $R_1$ , siempre circula una corriente constante que se calcula de la siguiente manera:

$$I_{R1} = \frac{V_{REF}}{R_1} = \frac{1,25 V}{R_1} \quad [2]$$

Corriente que también va a circular por el potenciómetro  $R_2$ .

Por el terminal de ADJ conduce una corriente constante pequeña  $I_{ADJ}$  que suele ser de alrededor  $50 \mu A$ .

La caída de tensión que tendremos en  $R_2$  se puede expresar como:

$$V_{R2} = (I_{ADJ} + I_{R1}) * R_2 \quad [3]$$

Y la tensión de salida como:

$$V_{OUT} = V_{REF} + (I_{ADJ} + I_{R1}) * R_2 \quad [4]$$

Sustituyendo la expresión [2] en la ecuación anterior [4] aparece la siguiente expresión:

$$V_{OUT} = V_{REF} * \left(1 + \frac{R_2}{R_1}\right) + I_{ADJ} * R_2 \quad [5]$$

De ésta última expresión podemos ver claramente que al ir modificando el potenciómetro  $R_2$  tendremos diferentes valores de tensiones de salida y por tanto también tendremos diferentes corrientes de salida. Sabiendo esto, podemos decir que el valor  $V_{OUT}$  dependerá solo y exclusivamente de  $R_2$  puesto que la corriente  $ADJ$ , la resistencia  $R_1$  y la tensión de referencia son valores fijos.

En nuestro caso particular, la resistencia  $R_2$  no va a ser un potenciómetro analógico, sino una resistencia discreta diseñada para que sea controlada digitalmente.

### 3.1.2.1. – Parámetros típicos del regulador LM317

En la tabla 3, se muestran los principales parámetros de este tipo de regulador

<b><i>Tensión de salida</i></b>	$1,25\text{ V} < V_{OUT} < 37\text{ V}$
<b><i>Reg carga (mV)</i></b>	0,3%
<b><i>Reg red (mV)</i></b>	0,02 % / V
<b><i>Reg de rizado (dB)</i></b>	80
<b><i>I<sub>carga</sub> (max)</i></b>	1,5 A
<b><i>Dropout (V)</i></b>	2
<b><i>R<sub>OUT</sub> (mΩ)</i></b>	10
<b><i>I<sub>SL</sub> (A)</i></b>	2,2

Tabla 3. Parámetros característicos del LM317.

### 3.2. – Diseño y funcionamiento del sistema

Como se puede observar en la figura 16, se ha diseñado un potenciómetro digital de resolución **6 bits** utilizando seis optoacopladores 4N25, seis resistencias limitadoras para los LEDs, un regulador de tensión ajustable LM317, siete resistencias ( $R_I$ ,  $R_A$ ,  $R_B$ ,  $R_C$ ,  $R_D$ ,  $R_E$ ,  $R_F$ ) que se utilizarán para poder variar la tensión de salida  $V_{OUT}$  del sistema y por último un potenciómetro analógico ( $R_{carga}$ ) para poder ajustar el paso y/o los valores de la corriente  $I_{carga}$  que nos interesa obtener.

Como dijimos anteriormente, gracias al aislamiento eléctrico de los optoacopladores, el sistema se compone de dos etapas, una de control o digital y otra de potencia.

La etapa digital está compuesta por los LEDs con sus respectivas resistencias limitadoras y las señales de control (correspondientes a los 6 bits de entrada), es decir, la etapa digital está referida al circuito de entrada del optoacoplador.



El control de dicha etapa puede ser manejado digitalmente con buses de comunicaciones o con un microcontrolador.

Las señales de control (A, B, C, D, E, F) se activan a **nivel alto** (uno lógico) cuando se disponga de una tensión positiva  $V_{CC}$ . Al tener seis señales de control hace que el potenciómetro tenga **64 etapas o posiciones diferentes**.

Se va a considerar la señal de control **A** como el bit menos significativo (**LSB**) y la señal de control **F** como el bit más significativo (**MSB**). Ver figura 15.

F	E	D	C	B	A
1	0	0	1	0	1
MSB			LSB		

Figura 15. Bits LSB y MSB.

Con respecto a los LEDs, debemos evitar que a través de ellos circule una fuente de corriente continua de valor superior a la corriente umbral permitida por los LEDs (corriente umbral que puede variar según las hojas de características del optoacoplador utilizado) colocando **resistencias limitadoras**. Dichas resistencias se calculan de la siguiente manera:

$$R_{lim} = \frac{V_{CC} - V_F}{I_F} \quad [6]$$

Donde  $V_F$  e  $I_F$  son la tensión y corriente umbral del diodo.




Figura 16. Diseño del sistema.

La etapa de potencia está compuesta por los seis fototransistores, el regulador de tensión ajustable, las resistencias utilizadas para regular el voltaje de salida y el potenciómetro analógico para variar el paso y/o el valor de la corriente de salida, es decir, la etapa de potencia está referida al circuito de salida de los optoacopladores.

Como hemos explicado anteriormente, al disponer de seis señales de control, el potenciómetro tiene 64 posiciones, por lo que el valor de las seis resistencias conectadas en serie ( $RA$ ,  $RB$ ,  $RC$ ,  $RD$ ,  $RE$ ,  $RF$ ) va a cambiar en un radio de 1:2:4:8:16:32. De esta manera la suma de todas ellas hace que nos dé como resultado una resistencia discreta (o conjunto de resistencias) de 64 posiciones a la que llamaremos  $R_{pot}$ .

Por lo tanto, si la resistencia  $RA = X \Rightarrow RB=2X$ ;  $RC=4X$ ;  $RD=8X$ ;  $RE=16X$  y  $RF=32X$ .

La resistencia discreta  $R_{pot} = RA + RB + RC + RD + RE + RF = 1X + 2X + 4X + 8X + 16X + 32X = 63X$ .

Recordando la expresión:  $\Delta R_{pot} = \frac{R_{pot}}{(2^n)-1}$

Podemos observar como el valor de  $X$  corresponde a la variación resistiva ( $\Delta R_{pot}$ ) que tendremos en cada etapa.

Sabiendo esto, el diseño simplificado del sistema de la figura 17, es similar al siguiente:




Figura 17. Diseño simplificado del sistema.

Una vez explicado el diseño del sistema nos disponemos a hablar acerca de su funcionamiento:

Los optoacopladores van a recibir diferentes señales digitales según las cuales hacen que el fototransistor trabaje en la región de corte o en la región de saturación actuando así como un conmutador.

Al activarse a nivel alto una señal de control, hace que por el LED conduzca una corriente  $I_F$  (que calcularemos más adelante) suficiente para que el diodo se encienda. La luz producida por el LED provoca la polarización de la base del fototransistor (que como puede observarse está sin conexión) y que por tanto, disminuya la caída de tensión entre el colector y el emisor del fototransistor ( $V_{CE}$ ) hasta hacerla nula consiguiendo así que el fototransistor trabaje en zona de saturación. En este caso, la corriente que va a circular por el colector es la máxima posible. En el caso de que tengamos una señal de control desactivada, hace que por el diodo circule una corriente muy pequeña e insuficiente para que la luz del LED consiga polarizar la base del transistor, por lo tanto, va a provocar que la tensión que caiga entre el colector y el emisor del fototransistor ( $V_{CE}$ ) sea la máxima posible y que la corriente que circule por el colector sea mínima; es decir, que el fototransistor va a trabajar en la región de corte.

Por otro lado, como ya explicamos anteriormente al hablar sobre el dispositivo LM317, la tensión que vamos a disponer entre los bornes de la resistencia  $R_I$  ( $V_{REF}$ ) es siempre fija y de valor 1,25 voltios haciendo que la corriente que pase por ésta resistencia ( $I_{RI}$ ) sea siempre constante.

Debido a las diferentes combinaciones de “unos” y “ceros” lógicos que dispongamos en la entrada, tendremos a los fototransistores trabajando en zona de saturación o en zona de corte; por lo que tendremos una corriente a la que llamaremos  $I_c$  que va a circular por los colectores siempre y cuando los fototransistores estén trabajando en la región de saturación y por otro lado vamos a tener una corriente a la que llamaremos  $I_{R_{pot}} (CORTE)$  que va a circular por las resistencias en serie  $RA, RB, RC, RD, RE, RF$  (que conforman la resistencia discreta  $R_{pot}$ ) siempre y cuando los fototransistores estén trabajando en zona de corte. La suma de estas dos corrientes es igual a la suma de  $I_{RI}$  más una corriente muy pequeña y prácticamente despreciable a la que llamaremos  $I_{ADJ}$  y de la que hablaremos de ella más adelante.

Las posibles combinaciones lógicas que tengamos en la entrada van a hacer que el valor de la resistencia discreta  $R_{pot}$  varíe en cada etapa. La tensión de salida  $V_{OUT}$  se expresa como:

$$V_{OUT} = V_{REF} * \left( 1 + \frac{R_{pot}}{R_1} \right) + I_{ADJ} * R_{pot} \quad [7]$$

Por lo que la tensión de salida también va a variar según las diferentes combinaciones posibles al depender íntegramente de  $R_{pot}$ .

La corriente de salida se expresa como:

$$I_{carga} = \frac{V_{OUT}}{R_{carga}} \quad [8]$$

Por lo que también va a variar dependiendo de las distintas combinaciones lógicas que tengamos en la entrada al depender íntegramente de  $V_{OUT}$ .

El paso existente entre los valores de las 64 intensidades que obtengamos va a poder modificarse con el potenciómetro analógico al que hemos llamado  $R_{carga}$ .

De esta manera, si el potenciómetro tuviera un valor inicial de  $1K\Omega$  y de las tres primeras combinaciones lógicas, escogiéramos los tres primeros valores de tensión de salida cuyos valores fueran por ejemplo de 2 voltios, 3 voltios y 4 voltios, los valores de corriente de salida serían respectivamente de 2mA, 3mA y 4mA con un paso de 1mA entre dichas corrientes. Pero si modificáramos el potenciómetro a  $2K\Omega$ , los valores de intensidad de salida y su paso sufrirían modificaciones, siendo para este caso los valores de las intensidades de 1mA, 1,5mA y 2mA y el paso de 0,5mA.

Por último vamos a hablar de la fuente de tensión continua ( $V_{fuente}$ ) que alimenta el regulador de tensión ajustable LM317. El valor de dicha tensión debe ser como mínimo dos o tres voltios superior a la tensión de salida que tengamos para asegurarnos de su correcto funcionamiento, por lo que su valor va a depender de la tensión máxima de salida que dispongamos.

Por consiguiente, y una vez teniendo clara la idea del funcionamiento y diseño del sistema nos disponemos a realizar una serie de simulaciones en las que a partir de 64 combinaciones lógicas distintas de “unos” y “ceros” posibles obtengamos 64 valores distintos de  $R_{pot}$ ,  $V_{OUT}$  e  $I_{carga}$  con el objetivo último de conseguir que los valores de corrientes de salida estén equiespaciados entre sí.

En primer lugar vamos a realizar simulaciones suponiendo que el sistema funciona idealmente y comprobaremos como los resultados obtenidos no van coincidir en un principio con los esperados.

### 3.3 – Sistema Ideal

En el caso de trabajar en un sistema ideal, debemos tener en cuenta las siguientes consideraciones:

Como hemos explicado anteriormente, al activarse a nivel alto una señal de control, disponemos de un voltaje colector-emisor de valor nulo. El dispositivo actúa como un interruptor/conmutador cerrado por lo que no circula intensidad a través de la resistencia que corresponda a dicha señal de control activada debido a que la corriente de colector es la máxima posible.

En el caso en que no tengamos una señal de control activada, disponemos de una caída máxima de tensión entre el colector y el emisor. El dispositivo actúa como un interruptor/conmutador abierto por lo que sí circula intensidad a través de la resistencia que corresponda a dicha señal de control inactiva debido a que la corriente de colector es nula.

Por tanto, si tuviéramos una secuencia digital en la entrada como por ejemplo “100110”, el valor de la resistencia discreta sería:

$$R_{pot} = RA + RD + RE.$$

Como se observa en la figura 18, las señales B, C y F están activadas a nivel alto, por tanto aparece un circuito cerrado en paralelo con las resistencias RB, RC y RF, esto hace que la corriente  $I_{R_{pot}}$  no circule por dichas resistencias.

El valor de la tensión  $V_1$  (mostrada en la figura 18) puede expresarse como:

$$V_1 = I_{R_{pot} (CORTE)} * (RA + RD + RE)$$

Y por tanto el valor de la tensión de salida es:

$$V_{OUT} = V_{REF} + I_{R_{pot} (CORTE)} * (RA + RD + RE)$$


**A = 0****B = 1****C = 1****D = 0****E = 0****F = 1**

Figura 18. Ejemplo del funcionamiento del sistema ideal.

### 3.3.1. – Cálculos teóricos

En este apartado nos disponemos a calcular los valores de los componentes del sistema diseñado teniendo en cuenta sus especificaciones en las hojas de características.

#### 3.3.1.1. – ETAPA DIGITAL

Según las hojas de características del optoacoplador 4N25 (ver **ANEXO V**) disponemos de los siguientes datos (tabla 4):

$I_{Fmax}$	60 mA
$V_F (typ)$	1,18 V
$V_{Fmax}$	1,5 V
$CTR_{min}$	20%

Tabla 4. Datos de las hojas de características del 4N25.

#### Cálculo de la resistencia limitadora ( $R_{lim}$ )




Figura 19. Circuito de la etapa digital.



La corriente máxima que pasa por el diodo es de 60mA, por lo tanto:

$$I_F < I_{Fmax} \quad [9]$$

Por otro lado, como vimos anteriormente, la resistencia limitadora se calcula como:

$$R_{lim} = \frac{V_{CC} - V_F}{I_F} \quad [6]$$

Despejando la intensidad  $I_F$ :

$$I_F = \frac{V_{CC} - V_F}{R_{lim}} \quad [10]$$

El caso más desfavorable sería:

$$\boxed{I_F} < I_{Fmax}$$

↓  
Máxima

Por lo tanto sustituyendo la expresión [10] en [9] tenemos que:

$$\frac{V_{CC} - V_{Fmin}}{R_{lim}} < I_{Fmax} \quad [11]$$

Los circuitos digitales generalmente funcionan bajo tensiones de 5 voltios. Por lo tanto nuestro “1” lógico corresponderá al valor de tensión  $+V_{CC} = 5V$ .

Sustituyendo los valores en la inecuación [11] nos queda:

$$\frac{5V - 1,18V}{R_{lim}} < 60mA$$

Despejando  $R_{lim}$ :

$$\frac{5V - 1,18V}{60mA} < R_{lim} \Rightarrow R_{lim} > 63,66 \Omega$$

Elegimos para nuestro sistema por ejemplo:  $R_{lim} = 70 \Omega$

3.3.1.2. – ETAPA DE POTENCIA

Según las hojas de características del optoacoplador LM317 (ver **ANEXO VI**) tenemos los siguientes datos (tabla 5):

<i>Tensión de salida</i>	$1,25\text{ V} < V_{OUT} < 37\text{ V}$
$V_{REF}$	$1,25\text{ V}$
$I_{ADJ} (typ)$	$50\text{ }\mu\text{A}$
$I_{ADJ} (max)$	$100\text{ }\mu\text{A}$
$I_{Carga} (max)$	$1,5\text{ A}$

Tabla 5. Datos de las hojas de características del LM317.

Cálculo de la resistencia:  $R_1$

Suponemos que los seis optoacopladores trabajan en **zona de saturación** (es decir, que en la entrada tengamos una combinación binaria de “111111”). Ver figura 20.




Figura 20. Esquema del sistema ideal simplificado. Zona de saturación.

En este caso, la tensión colector-emisor total tendrá un valor:

$$V_{CE(sat)TOTAL} = 0\text{ V}$$

Como explicamos anteriormente, en el caso de que un optoacoplador esté trabajando en zona de saturación, su tensión colector-emisor será nula (tendremos un circuito cerrado). Por tanto al tener seis optoacopladores trabajando en ésta región:

- **La corriente de colector ( $I_c$ ) que circula por los fototransistores es máxima y de valor:  $I_{ADJ} + I_{RI}$**
- **La corriente que circula por la resistencia discreta ( $I_{Rpot}$ ) es nula.**
- **La tensión de salida será mínima y de valor:**

$$V_{OUT} = V_{REF} + V_{CE(sat)TOTAL} \Rightarrow V_{OUT} = 1,25\text{ V}$$

Planteando la ecuación de nodos del circuito de la figura 20, obtenemos la siguiente expresión:

$$I_c = I_{RI} + I_{ADJ} \quad [12]$$

De la ecuación [1] que expresa la relación de transferencia de corriente:

$$CTR = \frac{I_c}{I_F} \times 100 (\%) \quad [1]$$

Se debe cumplir para que los fototransistores trabajen en la región de saturación que:

$$I_c < CTR * I_F \quad [13]$$

El caso más desfavorable sería:

$$\begin{array}{ccc} \boxed{I_c} & & \boxed{CTR * I_F} \\ \downarrow & & \downarrow \\ \text{Máximo} & & \text{Mínimo} \end{array}$$

Por lo tanto sustituyendo la expresión [12] en la inecuación [13] tendremos lo siguiente:

$$I_{RI} + I_{ADJ(max)} < CTR_{(min)} * \left( \frac{V_{CC} - V_{Fmax}}{R_{lim}} \right)$$

Despejando el valor de  $I_{RI}$  y sustituyendo los valores correspondientes en la inecuación nos queda:

$$I_{RI} < CTR_{(min)} * \left( \frac{V_{CC} - V_{Fmax}}{R_{lim}} \right) - I_{ADJ(max)}$$

$$I_{RI} < 0,2 * \left( \frac{5V - 1,5V}{70\Omega} \right) - 100\mu A$$

$$I_{RI} < 9,9mA$$

Tomamos como valor, el límite de corriente calculado para no sobrepasar la zona de saturación.

$$I_{RI} = 9,9mA$$

Por último de la expresión [2], calculamos la resistencia  $R_I$ :

$$I_{RI} = \frac{V_{REF}}{R_1} = \frac{1,25V}{R_1} \Rightarrow R_I = \frac{V_{REF}}{I_{RI}} \Rightarrow R_I = \frac{1,25V}{9,9mA} = 126,26\Omega$$

Si colocáramos una resistencia inferior a la que hemos calculado, la corriente  $I_{RI}$  aumentaría y por tanto también lo haría la corriente  $I_c$  pudiendo darse el caso de que pasáramos a trabajar en la zona activa del fototransistor, por tanto el valor de la resistencia  $R_I$  no puede ser inferior a 126,26  $\Omega$ .

#### ***Cálculo de la resistencia discreta: $R_{pot}$***

Suponemos que los seis optoacopladores trabajan en **zona de corte** (es decir, que en la entrada tengamos una combinación binaria de “000000”). Ver figura 21.




Figura 21. Esquema del sistema ideal simplificado. Zona de corte.

En este caso, la tensión colector-emisor total será máxima:

$$V_{CE(off)TOTAL} = V_{CE(max)TOTAL}$$

Como se ha explicado anteriormente, en el caso de que un optoacoplador esté trabajando en zona de corte, su tensión colector-emisor será máxima. Por tanto al tener seis optoacopladores trabajando en ésta región:

- La corriente de colector que circula por los fototransistores será nula (circuito abierto)
- La corriente que circula por la resistencia discreta es máxima y de valor:  $I_{ADJ} + I_{R1}$
- La tensión de salida del sistema será máxima al depender directamente de la tensión colector-emisor total.

De las hojas de características del dispositivo LM317, vemos que el voltaje de salida  $V_{OUT}$  no puede superar una tensión máxima de 37 voltios. Teniendo en cuenta este dato, para nuestro sistema fijaremos un valor de tensión de salida máximo aproximado a los 30 voltios y una tensión de entrada  $V_{fuente}$  de valor 32 voltios.

De la expresión [7] despejamos el valor de  $R_{pot}$ :

$$V_{OUT} = V_{REF} * \left(1 + \frac{R_{pot}}{R_1}\right) + I_{ADJ} * R_{pot}$$

$$R_{pot} = \frac{(V_{OUT} - V_{REF}) * R_1}{V_{REF} + (I_{ADJ} * R_1)}$$

$$R_{pot} = \frac{(30\text{ V} - 1,25\text{ V}) * 126,26\ \Omega}{1,25\text{ V} + (100\ \mu\text{A} * 126,26\ \Omega)} \Rightarrow R_{pot} = 2874,94\ \Omega$$

Luego, la variación resistiva es:

$$\Delta R_{pot} = \frac{R_{pot}}{(2^n) - 1} = \frac{2874,94\ \Omega}{(2^6) - 1} = \frac{2874,94\ \Omega}{63} = 45,63\ \Omega$$

Por lo tanto, los valores de las resistencias en serie que conforman la resistencia discreta serán los siguientes:

$$RA = 1 * \Delta R_{pot} \Rightarrow RA = 45,63\ \Omega$$

$$RB = 2 * \Delta R_{pot} \Rightarrow RB = 91,26\ \Omega$$

$$RC = 4 * \Delta R_{pot} \Rightarrow RC = 182,53\ \Omega$$

$$RD = 8 * \Delta R_{pot} \Rightarrow RD = 365,07\ \Omega$$

$$RE = 16 * \Delta R_{pot} \Rightarrow RE = 730,14\ \Omega$$

$$RF = 32 * \Delta R_{pot} \Rightarrow RF = 1460,28\ \Omega$$

**Potenciómetro analógico:  $R_{carga}$**

Utilizaremos un potenciómetro analógico de  $10\text{ K}\Omega$ . El valor por defecto que utilizaremos para realizar las simulaciones será:

$$R_{carga} = 1\text{ K}\Omega$$

A continuación mostramos en la figura 22, el esquemático del circuito que posteriormente vamos a simular.




Figura 22. Diseño del sistema ideal.

### 3.3.1.3. – INTENSIDAD DE CARGA

Una vez obtenidos todos los valores de las resistencias del sistema nos disponemos a calcular los 64 valores de la corriente de carga. Para una combinación lógica de “000000” a la entrada obtenemos el siguiente valor de corriente:

$$V_I = I_{Rpot} * (RA + RB + RC + RD + RE + EF) =>$$

$$V_I = (I_{RI} + I_{ADJ}) * (RA + RB + RC + RD + RE + EF);$$

$$V_{OUT} = V_{REF} + V_I =>$$

$$V_{OUT} = V_{REF} + (I_{RI} + I_{ADJ}) * (RA + RB + RC + RD + RE + EF);$$

$$V_{OUT} = 1,25\text{ V} + (9,9\text{ mA} + 50\text{ }\mu\text{A}) * (2874,94\text{ }\Omega) = \mathbf{29,85\text{ V}}$$

$$I_{carga} = \frac{V_{OUT}}{R_{carga}} =>$$

$$I_{carga} = \frac{29,85\text{ V}}{1\text{ K}\Omega} = \mathbf{29,85\text{ mA}}$$

Para una combinación lógica de “000001” a la entrada obtenemos el siguiente valor de corriente:

$$V_I = I_{Rpot} * (RB + RC + RD + RE + EF) =>$$

$$V_I = (I_{RI} + I_{ADJ}) * (RB + RC + RD + RE + EF);$$

$$V_{OUT} = V_{REF} + V_I =>$$

$$V_{OUT} = V_{REF} + (I_{RI} + I_{ADJ}) * (RB + RC + RD + RE + EF);$$

$$V_{OUT} = 1,25\text{ V} + (9,9\text{ mA} + 50\text{ }\mu\text{A}) * (2829,31\text{ }\Omega) = \mathbf{29,40\text{ V}}$$

$$I_{carga} = \frac{V_{OUT}}{R_{carga}} =>$$

$$I_{carga} = \frac{29,40\text{ V}}{1\text{ K}\Omega} = \mathbf{29,40\text{ mA}}$$



Análogamente para el resto de combinaciones, obtenemos los siguientes valores:

<i>Decimal</i>	<i>F</i>	<i>E</i>	<i>D</i>	<i>C</i>	<i>B</i>	<i>A</i>	<i>I<sub>carga</sub> (mA)</i>
0	0	0	0	0	0	0	29,85
1	0	0	0	0	0	1	29,40
2	0	0	0	0	1	0	28,94
3	0	0	0	0	1	1	28,49
4	0	0	0	1	0	0	28,03
5	0	0	0	1	0	1	27,58
6	0	0	0	1	1	0	27,13
7	0	0	0	1	1	1	26,67
8	0	0	1	0	0	0	26,22
9	0	0	1	0	0	1	25,76
10	0	0	1	0	1	0	25,31
11	0	0	1	0	1	1	24,86
12	0	0	1	1	0	0	24,40
13	0	0	1	1	0	1	23,95
14	0	0	1	1	1	0	23,49
15	0	0	1	1	1	1	23,04
16	0	1	0	0	0	0	22,59
17	0	1	0	0	0	1	22,13
18	0	1	0	0	1	0	21,68
19	0	1	0	0	1	1	21,22
20	0	1	0	1	0	0	20,77
21	0	1	0	1	0	1	20,32
22	0	1	0	1	1	0	19,86
23	0	1	0	1	1	1	19,41
24	0	1	1	0	0	0	18,95
25	0	1	1	0	0	1	18,50
26	0	1	1	0	1	0	18,05
27	0	1	1	0	1	1	17,59
28	0	1	1	1	0	0	17,14
29	0	1	1	1	0	1	16,68
30	0	1	1	1	1	0	16,23
31	0	1	1	1	1	1	15,78
32	1	0	0	0	0	0	15,32
33	1	0	0	0	0	1	14,87
34	1	0	0	0	1	0	14,41
35	1	0	0	0	1	1	13,96
36	1	0	0	1	0	0	13,50
37	1	0	0	1	0	1	13,05
38	1	0	0	1	1	0	12,60
39	1	0	0	1	1	1	12,14
40	1	0	1	0	0	0	11,69
41	1	0	1	0	0	1	11,23
42	1	0	1	0	1	0	10,78
43	1	0	1	0	1	1	10,33
44	1	0	1	1	0	0	9,87

<i>Decimal</i>	<i>F</i>	<i>E</i>	<i>D</i>	<i>C</i>	<i>B</i>	<i>A</i>	<i>I<sub>carga</sub> (mA)</i>
45	1	0	1	1	0	1	9,42
46	1	0	1	1	1	0	8,96
47	1	0	1	1	1	1	8,51
48	1	1	0	0	0	0	8,06
49	1	1	0	0	0	1	7,60
50	1	1	0	0	1	0	7,15
51	1	1	0	0	1	1	6,70
52	1	1	0	1	0	0	6,25
53	1	1	0	1	0	1	5,79
54	1	1	0	1	1	0	5,33
55	1	1	0	1	1	1	4,88
56	1	1	1	0	0	0	4,42
57	1	1	1	0	0	1	3,97
58	1	1	1	0	1	0	3,52
59	1	1	1	0	1	1	3,06
60	1	1	1	1	0	0	2,61
61	1	1	1	1	0	1	2,16
62	1	1	1	1	1	0	1,71
63	1	1	1	1	1	1	1,25

Tabla 6. Tabla de verdad 6 bits. Teórica.

Como se observa en la tabla de verdad realizada (tabla 6), los valores teóricos de las corrientes de carga están equiespaciadas entre sí con un paso de **0,45 mA**.

Como era de esperar, la corriente máxima se obtiene en el caso en el que los seis optoacopladores están trabajando en la región de corte. El valor máximo es de 29,85 mA debido a que hemos supuesto que el valor de la corriente  $I_{ADJ}$  que circula es de 50  $\mu$ A (su valor típico).

La corriente mínima se obtiene en el caso en el que los seis optoacopladores están trabajando en la región de saturación. Al no circular la corriente  $I_{R_{pot} (CORTE)}$  por la resistencia discreta, el único valor de tensión que tenemos es el de  $V_{REF}$  y como hemos fijado el potenciómetro  $R_{carga}$  en  $1K\Omega$ , el valor de la intensidad de carga es de 1,25 mA.

A continuación se muestra una gráfica (figura 23) donde se observa la variación de la corriente de carga con respecto a las combinaciones lógicas presentadas en la entrada.




Figura 23. Gráfica de resultados teóricos.

### 3.3.2. – Resultados de la simulación

En este apartado vamos a obtener las simulaciones de los valores de la corriente de carga para poder compararlos con los valores teóricos que hemos calculado.

Para poder realizar el esquemático y las simulaciones del sistema, se ha utilizado el software **OrCAD 10.5** de la compañía Cadence con la aplicación **OrCAD Capture** y el simulador **PSpice**.

#### *Análisis de simulación: Bias point*

Este tipo de análisis realiza el cálculo del punto de trabajo del circuito, lo que implica que proporcione información acerca de la tensión en los nudos del circuito, intensidad a través de las fuentes, potencia total disipada y todos los parámetros de pequeña señal de las fuentes controladas no lineales y elementos semiconductores.

Los resultados obtenidos de la simulación del esquemático de la figura 22 son los siguientes:

<i>Decimal</i>	<i>F</i>	<i>E</i>	<i>D</i>	<i>C</i>	<i>B</i>	<i>A</i>	<i>I<sub>carga</sub> (mA)</i>
0	0	0	0	0	0	0	29,81
1	0	0	0	0	0	1	29,58
2	0	0	0	0	1	0	29,13
3	0	0	0	0	1	1	28,90

<i>Decimal</i>	<i>F</i>	<i>E</i>	<i>D</i>	<i>C</i>	<i>B</i>	<i>A</i>	<i>I<sub>Carga</sub> (mA)</i>
4	0	0	0	1	0	0	28,23
5	0	0	0	1	0	1	28,00
6	0	0	0	1	1	0	27,56
7	0	0	0	1	1	1	27,32
8	0	0	1	0	0	0	26,42
9	0	0	1	0	0	1	26,19
10	0	0	1	0	1	0	25,75
11	0	0	1	0	1	1	25,51
12	0	0	1	1	0	0	24,85
13	0	0	1	1	0	1	24,61
14	0	0	1	1	1	0	24,17
15	0	0	1	1	1	1	23,93
16	0	1	0	0	0	0	22,80
17	0	1	0	0	0	1	22,56
18	0	1	0	0	1	0	22,12
19	0	1	0	0	1	1	21,88
20	0	1	0	1	0	0	21,22
21	0	1	0	1	0	1	20,98
22	0	1	0	1	1	0	20,54
23	0	1	0	1	1	1	20,30
24	0	1	1	0	0	0	19,41
25	0	1	1	0	0	1	19,17
26	0	1	1	0	1	0	18,73
27	0	1	1	0	1	1	18,49
28	0	1	1	1	0	0	17,83
29	0	1	1	1	0	1	17,59
30	0	1	1	1	1	0	17,15
31	0	1	1	1	1	1	16,91
32	1	0	0	0	0	0	15,55
33	1	0	0	0	0	1	15,31
34	1	0	0	0	1	0	14,87
35	1	0	0	0	1	1	14,63
36	1	0	0	1	0	0	13,97
37	1	0	0	1	0	1	13,73
38	1	0	0	1	1	0	13,29
39	1	0	0	1	1	1	13,05
40	1	0	1	0	0	0	12,16
41	1	0	1	0	0	1	11,92
42	1	0	1	0	1	0	11,48
43	1	0	1	0	1	1	11,24
44	1	0	1	1	0	0	10,58
45	1	0	1	1	0	1	10,34
46	1	0	1	1	1	0	9,89
47	1	0	1	1	1	1	9,65
48	1	1	0	0	0	0	8,53
49	1	1	0	0	0	1	8,29
50	1	1	0	0	1	0	7,85

<i>Decimal</i>	<i>F</i>	<i>E</i>	<i>D</i>	<i>C</i>	<i>B</i>	<i>A</i>	<i>I<sub>Carga</sub> (mA)</i>
51	1	1	0	0	1	1	7,61
52	1	1	0	1	0	0	6,94
53	1	1	0	1	0	1	6,71
54	1	1	0	1	1	0	6,27
55	1	1	0	1	1	1	6,03
56	1	1	1	0	0	0	5,13
57	1	1	1	0	0	1	4,90
58	1	1	1	0	1	0	4,45
59	1	1	1	0	1	1	4,22
60	1	1	1	1	0	0	3,55
61	1	1	1	1	0	1	3,32
62	1	1	1	1	1	0	2,88
63	1	1	1	1	1	1	2,642

Tabla 7. Tabla de verdad 6 bits. Sistema ideal.

Como podemos observar en la tabla 7, los valores de la intensidad de carga obtenidos en las simulaciones no están equiespaciados ni coinciden con los valores teóricos calculados anteriormente. Más adelante explicaremos el motivo de este hecho y una posible solución para conseguir valores de intensidad equiespaciados.

En la tabla 8, mostramos otros datos relevantes de simulación que hemos obtenido.

<i>Datos teóricos</i>	<i>Datos de simulación</i>
$V_{CE(sat)} = 0\text{ V}$	$V_{CE(sat)} = 0,22\text{ V}$
$I_{ADJ}(typ) = 50\text{ }\mu\text{A}$	$I_{ADJ}(typ) = 50\text{ }\mu\text{A}$
$I_{RI} = 9,9\text{ mA}$	$I_{RI} = 9,88\text{ mA}$
$I_{Rpot(CORTE)} = 9,950\text{ mA}$	$I_{Rpot(CORTE)} = 9,936\text{ mA}$
$I_F < 60\text{ mA}$	$I_F = 53,13\text{ mA}$

Tabla 8. Datos de simulación.

A continuación se muestra una gráfica (figura 24) para poder observar la variación de la corriente de carga con respecto a las combinaciones lógicas posibles presentadas en la entrada.




Figura 24. Gráfica de resultados simulación ideal.

## 3.4 – Sistema Real

Como hemos visto en el caso ideal, los valores de intensidad de carga simulados no están equiespaciados y no coinciden con los valores teóricos que hemos calculado.

En el caso ideal hemos considerado que cuando un optoacoplador está funcionando en la región de saturación, su tensión colector-emisor es cero (el fototransistor se comporta como un circuito cerrado) y cuando está funcionando en la región de corte, su tensión colector-emisor es máxima (el fototransistor se comporta como un circuito abierto). Pero en el caso real, el optoacoplador no funciona de esta manera.

**En la región de saturación**, cuando dispongamos de una corriente del diodo ( $I_F$ ) que dé luz suficiente para poder polarizar el fototransistor, no vamos a tener una tensión colector-emisor nula, sino un valor comprendido en un rango entre 0,15-0,5 voltios según las hojas de características del 4N25. Es decir, que el fototransistor no va a funcionar exactamente como un interruptor cerrado.

Sabiendo esto, podemos decir entonces que la corriente de colector que circule por los fototransistores no va a ser la suma total de la intensidad que circule por  $R_I$  y la corriente de ajuste  $I_{ADJ}$  puesto que por la resistencia discreta  $R_{pot}$  también va a circular la corriente  $I_{R_{pot}(SAT)}$ . Ver figura 25.

$$I_c + I_{R_{pot}(SAT)} = I_{R_I} + I_{ADJ} \quad [14]$$




Figura 25. Esquema del sistema real simplificado. Zona de saturación.

Suponiendo que los seis optoacopladores trabajan en **zona de saturación** (es decir, que en la entrada tengamos una combinación binaria de “111111”):

$$V_{CE(sat) TOTAL} = V_{CE(sat)} * 6 \text{ optoacopladores} \quad [15]$$

$$V_{OUT} = V_{CE(sat) TOTAL} + V_{REF} \quad [16]$$

Sustituyendo [15] en [16]:

$$V_{OUT} = V_{REF} + (V_{CE(sat)} * 6 \text{ optoacopladores}) \quad [17]$$

Estudiando las diferentes simulaciones del sistema observamos que **el valor aproximado de la tensión colector-emisor en saturación para cada fototransistor es de 0,22 V** (ver tabla 8), valor que está comprendido en el rango de 0,15-0,5 voltios según las hojas de características. Sabiendo esto podemos calcular un valor aproximado de la tensión de salida.

$$V_{OUT} = 0,22 \text{ V} * 6 \text{ optoacopladores} + 1,25 \text{ V} = 2,57 \text{ V}$$

Suponiendo que el potenciómetro analógico  $R_{carga}$  tiene un valor de  $1 \text{ K}\Omega$ :

$$I_{carga} = \frac{V_{OUT}}{R_{carga}} \Rightarrow I_{carga} = \frac{2,57 V}{1 K\Omega} = 2,57 mA$$

Como era de esperar, el valor de la corriente de carga calculado es prácticamente similar al valor de corriente que habíamos obtenido anteriormente en la simulación (ver tabla 7):  $2,64 mA$

Para esta combinación lógica obtenemos una tensión de salida y una corriente de carga mínimas, tal y como sucedía en el caso ideal.

Suponiendo que los seis optoacopladores trabajan en **zona de corte** (es decir, que en la entrada tengamos una combinación binaria de “000000”). Ver figura 26.

$$V_{CE(off) TOTAL} = V_{CE(max) TOTAL}$$

Al igual que para el caso ideal, la tensión colector-emisor total para este caso es máxima, pero los fototransistores no se van a comportar exactamente como conmutadores abiertos, puesto que la resistencia equivalente de cada uno de ellos sería infinita y no existe el aislante perfecto.

Así pues, el equivalente de un fototransistor trabajando en la región de corte es una resistencia del orden de megohmios. Aún así, la resistencia es tan sumamente grande que podemos despreciar perfectamente la intensidad de colector que circule por los fototransistores al ser del orden de microamperios o incluso de nanoamperios.

Por tanto, al igual que en el caso ideal, podemos decir que la corriente de colector es prácticamente nula y la corriente que circula por las resistencias en serie que conforman la resistencia discreta  $R_{pot}$  es:

$$I_{R_{pot}(CORTE)} = I_{R1} + I_{ADJ} \quad [18]$$




Figura 26. Esquema del sistema real simplificado. Zona de corte.



Tomando el mismo ejemplo que vimos anteriormente en el caso ideal:

Si tenemos una secuencia digital en la entrada como por ejemplo “100110”, el valor de la resistencia discreta es:

$$R_{pot} = RA + RD + RE.$$

Como se observa en la figura 27, las señales B, C y F están activadas a nivel alto, por tanto tendremos una fuente de tensión continua de aproximadamente 0,22 V en paralelo con las resistencias RB, RC y RF.

El valor de la tensión  $V_I$  (mostrada en la figura 27) puede expresarse como:

$$V_I = I_{R_{pot} (CORTE)} * (RA + RD + RE) + (3 * V_{CE(sat)})$$

Y por tanto el valor de la tensión de salida es:

$$V_{OUT} = V_{REF} + I_{R_{pot} (CORTE)} * (RA + RD + RE) + (3 * 0,22 V)$$


**A = 0****B = 1****C = 1****D = 0****E = 0****F = 1**

Figura 27. Ejemplo del funcionamiento del sistema real.

### 3.4.1. – Cálculos teóricos

En la tabla 9, podemos observar las diferencias entre los dos sistemas dependiendo de si los seis fototransistores trabajan en la zona de corte o en saturación:

	<i>SATURACION (“111111”)</i>	<i>CORTE (“000000”)</i>
<b>SISTEMA IDEAL</b>	$V_{OUT} = V_{REF}$ $I_c = I_{RI} + I_{ADJ}$	$V_{OUT} = V_{REF} + V_{CE(off) TOTAL}$ $I_{Rpot(CORTE)} = I_{RI} + I_{ADJ}$
<b>SISTEMA REAL</b>	$V_{OUT} = V_{REF} + V_{CE(sat) TOTAL}$ $I_c + I_{Rpot(SAT)} = I_{RI} + I_{ADJ}$	$V_{OUT} = V_{REF} + V_{CE(off) TOTAL}$ $I_{Rpot(CORTE)} = I_{RI} + I_{ADJ}$

**Tabla 9. Diferencias entre sistema ideal y real en corte y saturación.**

Como hemos explicado, tanto en el caso ideal como en el caso real no se aprecia diferencia alguna cuando los seis fototransistores trabajan en la zona de corte puesto que podemos despreciar la corriente de colector en el caso real al ser muy pequeña.

Sin embargo sí se aprecian diferencias en ambos casos cuando los seis fototransistores trabajan en la zona de saturación. **En el caso real tenemos que tener en cuenta la corriente  $I_{Rpot(SAT)}$  que circula por la resistencia discreta  $R_{pot}$  y la tensión colector-emisor,  $V_{CE(sat)}$ , de cada fototransistor para el correcto funcionamiento de cada optoacoplador. Al no haber considerado estos dos parámetros en el caso ideal, hemos obtenido en la simulación valores de intensidad de carga no equiespaciados.**

Con respecto a la corriente  $I_{Rpot(SAT)}$ , sabemos que teóricamente debe ser más pequeña que la corriente de colector que circule por los fototransistores cuando éstos están trabajando en la región de saturación, pero no podemos dar un valor aproximado de esta corriente porque irá decreciendo al ir circulando por resistencias en serie que cambian y aumentan en un rango de 1:2:4:8:16:32 (al disponer de seis bits).

Sin embargo con respecto a la tensión colector-emisor sí podemos dar un valor aproximado al haber una caída de tensión prácticamente igual en cada fototransistor cuando éste trabaja en saturación.

Una posible solución que podemos plantear para intentar conseguir nuestro objetivo es la de calcular nuevos valores de  $RA$ ,  $RB$ ,  $RC$ ,  $RD$ ,  $RE$ ,  $RF$  que hagan que los

valores de tensión de salida y corriente de carga del sistema estén equiespaciados. Para ello podemos plantear un sistema de ecuaciones de 63 ecuaciones (que van a depender de las combinaciones lógicas que dispongamos en la entrada) con 6 incógnitas (que van a ser estas seis resistencias) que va a ser resuelto matricialmente utilizando el software matemático MATLAB.

Para que las corrientes  $I_F$  e  $I_{RI}$  no varíen debemos mantener los mismos valores teóricos de  $R_{lim}$  y  $R_I$  que calculamos anteriormente.

Así pues, de las tablas 7 y 8 disponemos de los siguientes datos de interés que vamos a manejar:

$$I_{Rpot(CORTE)} = I_{RI} + I_{ADJ} = 9,936 \text{ mA}$$

$$V_{CE(sat)} = 0,22 \text{ V}$$

$$I_{carga(min)} = 2,642 \text{ mA}$$

$$I_{carga(max)} = 29,81 \text{ mA}$$

Al tener los datos de simulación correspondientes a la corriente máxima y mínima de carga, podemos obtener el paso teórico que debemos tener para los valores de la corriente:

$$Paso = \frac{I_{carga(max)} - I_{carga(min)}}{(2^n) - 1} = \frac{29,81 \text{ mA} - 2,642 \text{ mA}}{(2^6) - 1} = 0,431230952 \text{ mA}$$

El paso obtenido es el mismo para valores de tensión de salida  $V_{OUT}$  suponiendo que el potenciómetro analógico sigue teniendo un valor de  $1 \text{ K}\Omega$ .

Por tanto la distancia que hay entre cada valor de corriente de carga y tensión de salida en un rango de  $[2,642: 29,81]$  debe ser de  $0,431230952 \text{ mA}$ .

### *Sistema de ecuaciones*

Conociendo el valor de la corriente que circula por la resistencia discreta cuando un optoacoplador trabaja en región de corte y conociendo el valor aproximado de tensión colector-emisor cuando un optoacoplador trabaja en la región de saturación, podemos plantear un sistema de ecuaciones de la siguiente manera:

Para una combinación lógica a la entrada de “000000” obtenemos la siguiente ecuación:

$$V_I = I_{Rpot(CORTE)} * RA + I_{Rpot(CORTE)} * RB + I_{Rpot(CORTE)} * RC + I_{Rpot(CORTE)} * RD + I_{Rpot(CORTE)} * RE + I_{Rpot(CORTE)} * RF \quad [19]$$

$$V_{OUT} = V_I + V_{REF} \Rightarrow V_I = V_{OUT} - V_{REF} \quad [20]$$

Sustituyendo [20] en [19]:

$$V_{OUT} - V_{REF} = I_{R_{pot}(CORTE)} * RA + I_{R_{pot}(CORTE)} * RB + I_{R_{pot}(CORTE)} * RC + I_{R_{pot}(CORTE)} * RD + I_{R_{pot}(CORTE)} * RE + I_{R_{pot}(CORTE)} * RF$$

Sustituyendo por los valores correspondientes:

$$(29,81 - 1,25) V = 9,936 mA * RA + 9,936 mA * RB + 9,936 mA * RC + 9,936 mA * RD + 9,936 mA * RE + 9,936 mA * RF$$

Como podemos observar, tenemos seis incógnitas que serán las seis resistencias en serie que conforman la resistencia discreta  $R_{pot}$ .

Los valores de  $V_{OUT}$  los impondremos nosotros de tal manera que estén equiespaciados para cada combinación lógica disponible.

Para una combinación lógica a la entrada de “000001” obtenemos la siguiente ecuación:

$$V_I = 0 * RA + I_{R_{pot}(CORTE)} * RB + I_{R_{pot}(CORTE)} * RC + I_{R_{pot}(CORTE)} * RD + I_{R_{pot}(CORTE)} * RE + I_{R_{pot}(CORTE)} * RF \quad [21]$$

$$V_{OUT} = V_I + V_{REF} + V_{CE(sat)A} \Rightarrow V_I = V_{OUT} - V_{REF} - V_{CE(sat)A} \quad [22]$$

Sustituyendo [22] en [21]:

$$V_{OUT} - V_{REF} - V_{CE(sat)A} = 0 mA * RA + I_{R_{pot}(CORTE)} * RB + I_{R_{pot}(CORTE)} * RC + I_{R_{pot}(CORTE)} * RD + I_{R_{pot}(CORTE)} * RE + I_{R_{pot}(CORTE)} * RF$$

Sustituyendo por los valores correspondientes:

$$(29,378 - 1,25 - 0,22) V = 0 mA * RA + 9,936 mA * RB + 9,936 mA * RC + 9,936 mA * RD + 9,936 mA * RE + 9,936 mA * RF$$

En este caso podemos observar como el valor de la corriente  $I_{R_{pot}(CORTE)}$  correspondiente a la resistencia RA es nulo puesto que tenemos activada a nivel alto la señal de control A, por tanto tendremos una caída de tensión  $V_{CE(sat)A} = 0,22 V$ . Como ya hemos explicado, este valor de tensión será aproximadamente el mismo para cada fototransistor que se encuentre trabajando en saturación.

El valor  $V_{OUT}$  calculado lo obtenemos restando el paso al valor  $V_{OUT}$  calculado en la combinación lógica anterior:

$$V_{OUT} = 29,81 V - Paso = 29,81 V - 0,431230952 V = 29,378 V$$

En el caso de que dispongamos de una combinación binaria de “111111” a la entrada, tendremos una ecuación donde la corriente  $I_{Rpot (CORTE)}$  correspondiente para cada una de las seis resistencias es nula al tener los seis optoacopladores trabajando en la región de saturación por lo que obtenemos una ecuación que no nos va a proporcionar ninguna información acerca de las seis resistencias en serie. Es por este motivo por el cual vamos a disponer de 63 ecuaciones en lugar de 64. Las 63 ecuaciones se encuentran en el **ANEXO II**.

El sistema general escrito en forma matricial es:

$$\mathbf{A} \mathbf{X} = \mathbf{B}$$

- Donde A es la matriz de coeficientes (en nuestro caso es el valor de la corriente  $I_{Rpot (CORTE)}$ ) con 63 filas y 6 columnas.
- Donde X es el vector de incógnitas (en nuestro caso son las seis resistencias en serie) con 6 filas y 1 columna.
- Donde B es el vector de términos independientes (en nuestro caso son los valores de  $V_I$  equiespaciados) con 63 filas y 1 columna.

En la figura 28 mostramos el sistema de ecuaciones matricial.

$$\begin{bmatrix} I_{Rpot (CORTE)} \\ \vdots \\ I_{Rpot (CORTE)} \end{bmatrix}_{63 \times 6} \mathbf{X} \begin{bmatrix} R_A \\ R_B \\ \vdots \\ R_F \end{bmatrix}_{6 \times 1} = \begin{bmatrix} V_I \\ \vdots \\ V_I \end{bmatrix}_{63 \times 1} \text{Equiespaciados}$$

Figura 28. Sistema matricial de ecuaciones. 63 ecuaciones con 6 incógnitas.

Debido a que la matriz A no es cuadrada, debemos emplear la técnica de eliminación gaussiana. Es un enfoque organizado para eliminar variables hasta que sólo exista una incógnita y luego sustituir de nuevo hasta que se determinan todas las incógnitas.

En MATLAB se puede usar división izquierda para resolver el problema por eliminación gaussiana:

$$\mathbf{X} = \mathbf{A} \setminus \mathbf{B}$$

Así pues introduciendo los datos correspondientes en MATLAB resolvemos el sistema de ecuaciones. Ver **ANEXO III**.

$$RA = 67,21 \, \Omega$$

$$RB = 110,61 \, \Omega$$

$$RC = 197,42 \, \Omega$$

$$RD = 371,029 \, \Omega$$

$$RE = 719,62 \, \Omega$$

$$RF = 1412,66 \, \Omega$$

La suma de todas las resistencias en serie:

$$R_{pot} = RA + RB + RC + RD + RE + RF = 2878,54 \, \Omega$$

A continuación mostramos en la figura 29, el esquemático del circuito que posteriormente vamos a simular.




Figura 29. Diseño del sistema real.



### 3.4.2. – Resultados de la simulación

Realizando un análisis **Bias Point** se obtienen los siguientes resultados de simulación:

<i>Decimal</i>	<i>F</i>	<i>E</i>	<i>D</i>	<i>C</i>	<i>B</i>	<i>A</i>	<i>I<sub>carga</sub> (mA)</i>
0	0	0	0	0	0	0	29,85
1	0	0	0	0	0	1	29,41
2	0	0	0	0	1	0	28,98
3	0	0	0	0	1	1	28,55
4	0	0	0	1	0	0	28,12
5	0	0	0	1	0	1	27,68
6	0	0	0	1	1	0	27,26
7	0	0	0	1	1	1	26,81
8	0	0	1	0	0	0	26,40
9	0	0	1	0	0	1	25,96
10	0	0	1	0	1	0	25,53
11	0	0	1	0	1	1	25,09
12	0	0	1	1	0	0	24,68
13	0	0	1	1	0	1	24,23
14	0	0	1	1	1	0	23,81
15	0	0	1	1	1	1	23,36
16	0	1	0	0	0	0	22,94
17	0	1	0	0	0	1	22,50
18	0	1	0	0	1	0	22,07
19	0	1	0	0	1	1	21,67
20	0	1	0	1	0	0	21,21
21	0	1	0	1	0	1	20,77
22	0	1	0	1	1	0	20,35
23	0	1	0	1	1	1	19,90
24	0	1	1	0	0	0	19,49
25	0	1	1	0	0	1	19,05
26	0	1	1	0	1	0	18,62
27	0	1	1	0	1	1	18,18
28	0	1	1	1	0	0	17,76
29	0	1	1	1	0	1	17,32
30	0	1	1	1	1	0	16,90
31	0	1	1	1	1	1	16,45
32	1	0	0	0	0	0	16,06
33	1	0	0	0	0	1	15,61
34	1	0	0	0	1	0	15,19
35	1	0	0	0	1	1	14,74
36	1	0	0	1	0	0	14,33
37	1	0	0	1	0	1	13,88
38	1	0	0	1	1	0	13,46
39	1	0	0	1	1	1	13,02
40	1	0	1	0	0	0	12,61
41	1	0	1	0	0	1	12,16

<i>Decimal</i>	<i>F</i>	<i>E</i>	<i>D</i>	<i>C</i>	<i>B</i>	<i>A</i>	<i>I<sub>Carga</sub>(mA)</i>
42	1	0	1	0	1	0	11,74
43	1	0	1	0	1	1	11,29
44	1	0	1	1	0	0	10,88
45	1	0	1	1	0	1	10,43
46	1	0	1	1	1	0	10,01
47	1	0	1	1	1	1	9,56
48	1	1	0	0	0	0	9,14
49	1	1	0	0	0	1	8,70
50	1	1	0	0	1	0	8,27
51	1	1	0	0	1	1	7,83
52	1	1	0	1	0	0	7,41
53	1	1	0	1	0	1	6,97
54	1	1	0	1	1	0	6,54
55	1	1	0	1	1	1	6,10
56	1	1	1	0	0	0	5,69
57	1	1	1	0	0	1	5,25
58	1	1	1	0	1	0	4,82
59	1	1	1	0	1	1	4,38
60	1	1	1	1	0	0	3,96
61	1	1	1	1	0	1	3,52
62	1	1	1	1	1	0	3,09
63	1	1	1	1	1	1	2,653

Tabla 10. Tabla de verdad 6 bits. Sistema real.

Como se observa en la tabla 10, hemos alcanzado nuestro objetivo que no era otro que el de conseguir equiespaciación las corrientes de carga simuladas gracias al ajuste de las resistencias en serie calculadas con el software MATLAB.

En el caso real el paso tiene un valor aproximado de **0,43 mA**.

Como era de esperar, la corriente máxima se obtiene en el caso en el que los seis optoacopladores están trabajando en la región de corte y la corriente mínima se obtiene cuando los seis optoacopladores trabajan en la región de saturación.

De nuevo se ha supuesto que el potenciómetro analógico  $R_{carga}$  tiene un valor de  $1\text{ K}\Omega$ .

En el **ANEXO I**, mostramos como ejemplo 5 de las 63 simulaciones realizadas para valores decimales de entrada de 0, 8, 16, 32 y 63 respectivamente.

A continuación ilustramos una gráfica (figura 30) donde se observa la variación de la corriente de carga con respecto a las combinaciones lógicas presentadas en la entrada.




Figura 30. Gráfica de resultados simulación real.

# 4. – Diseño del Circuito Impreso

## 4.1 – Conceptos generales

Para diseñar la placa de circuito impreso (PCB) del proyecto, se ha utilizado el software **OrCAD 10.5** de la compañía Cadence empleando las aplicaciones **OrCAD Capture** y **OrCAD Layout**. Como explicamos anteriormente, utilizando la herramienta **OrCAD Capture** creamos los esquemáticos del circuito y sus respectivas simulaciones. El esquemático es el punto de partida a la hora de realizar la placa del circuito impreso (utilizando para este caso la herramienta **OrCAD Layout**).

A continuación se definen los conceptos básicos más importantes que se manejan durante el proceso de diseño de una PCB:

El **encapsulado (package)** es el aspecto físico externo de los componentes. Cada componente puede presentarse en varios encapsulados diferentes, sin que varíen por ello sus características electrónicas. Ver figura 31.




Figura 31. Encapsulado de tipo DIP.

El **footprint o huella** es la representación gráfica que el programa de diseño de PCB hace de cada encapsulado. Este dibujo es la vista en planta del componente (visto desde arriba). Contiene la información acerca de:

- La forma y tamaño real del componente.
- El tamaño del orificio, si es de taladro, y el área de cobre necesarios para introducir y soldar respectivamente las patas del componente (**padstack**).
- El nombre y la referencia del componente.
- El nombre y número de cada pin.




Figura 32. Ejemplo de footprint.

El nombre del footprint coincide normalmente con el nombre del encapsulado que representa. Toda la documentación referente a los componentes, incluyendo el footprint, se puede obtener de las hojas de características de los componentes dados por los fabricantes.

Cada componente del sistema tiene asignado, de acuerdo con el fabricante, un encapsulado. A continuación se muestra en la siguiente tabla 11, el nombre que se le asigna a los **footprints** de los encapsulados de los componentes que hemos utilizado en las bibliotecas de **OrCAD Layout**.

<i>Componente</i>	<i>PCB footprint</i>
<i>RESISTENCIA</i>	<i>AX/RC05</i>
<i>4N25</i>	<i>DIP-6</i>
<i>LM317</i>	<i>TO-3</i>
<i>JUMPER</i>	<i>JUMPER200</i>

Tabla 11. Footprints de los componentes.

El **taladro** (“**drill**”) es cualquier tipo de orificio que atraviese la PCB (traspasando, por tanto, todas y cada una de las capas que la componen). Normalmente se destina al anclaje o sujeción de los componentes mediante la introducción de sus patas en el taladro.

También se utiliza para permitir el paso de los tornillos que sujeten componentes a la PCB o que fijen la propia PCB a otra superficie.

La forma de los taladros debe ser redonda siempre que sea posible, dada la dificultad que entraña la fabricación de taladros no circulares.

De hecho, la mayoría de editores de layout no permiten el uso de taladros que no sean no circulares.

Alrededor del dibujo del taladro de la figura 32 y en color gris se muestra el **clearance**, que es el espacio que se dejará sin tocar por ningún componente ni ninguna pista alrededor de él.

El **“pad”** es la superficie de cobre que permite la soldadura de los pines de los componentes, para así establecer la conectividad entre el componente y el cobre de la PCB. Si se trata de un pad para montaje convencional, el pad rodea al taladro donde se introduce el pin del componente. La forma del pad puede ser cuadrada, rectangular, circular u ovalada.

La **“vía”** es el pequeño orificio metalizado (cobre estañado) que establece un punto de conexión eléctrica entre pistas de diferentes capas. También suele llamarse “cambio de cara”. Ver figura 33.




Figura 33. Vía.

El **“padstack”** es el conjunto de datos usados por el editor de layout que definen la forma y tamaño del conjunto pad-taladro en todas y cada una de las capas. Es decir, en el programa de edición de layout, cada “padstack” define la forma y tamaño del taladro y el pad que permiten el anclaje y la soldadura, respectivamente, de los pines del componente. La forma de los taladros es siempre redonda, y la del pad puede ser cuadrada, rectangular, circular u ovalada.

El tamaño de ambos se puede cambiar en función del tamaño del pin que se desee insertar.

$$PADSTACK = \text{Tamaño taladro (si lo hay)} + \text{Forma y tamaño PAD}$$

Las **pistas** son tramos de cobre en una PCB que establecen conexiones eléctricas entre dos puntos de la misma.

Los **nets** son nudos de unión entre dos o más pistas.

## 4.2 – Diseño de la placa de circuito impreso

Como hemos explicado, para realizar el diseño de una placa de circuito impreso, primero debemos diseñar el esquemático del circuito como punto de partida de la misma forma que se hizo para realizar las correspondientes simulaciones.

En este caso tenemos que tener en cuenta que cuando se realiza la placa de circuito impreso, las fuentes de tensión y la carga deben ser sustituidas por unos conectores de entrada y salida especiales llamados **JUMPER**.

Por ello, cuando se realiza en OrCAD un esquemático de un circuito que se pretende construir, es importante configurarlo de modo que puedan coexistir las fuentes y los conectores. Para ello deben ponerse los conectores en paralelo con las fuentes de alimentación y con la carga. Es importante darse cuenta de que el programa **OrCAD Layout** no reconocerá las fuentes de alimentación.

Los JUMPERS: J2, J4, J5, J6, J7, J8 corresponden a las fuentes de tensión de las señales de control A, B, C, D, E, F respectivamente.

El JUMPER: J3 corresponde a la fuente de tensión de entrada del LM317.

El JUMPER: J1 corresponde a la salida del sistema y la carga.

A continuación se muestra en la figura 34, el esquemático con nuestro circuito y sus correspondientes conectores.






Figura 34. Esquemático del sistema con sus respectivos conectores.

Una vez hecho el esquemático con sus respectivos conectores pasamos a diseñar la placa de nuestro circuito impreso utilizando la herramienta **OrCAD Layout**.

- 1) En primer lugar hay que delimitar el tamaño de la placa del circuito. En nuestro caso será de  $2000 \times 2800\text{mils}$ . Ver figura 35.

*Nota:*  $100\text{mils} \Rightarrow 0,1 \text{ pulgadas}$ .




Figura 35. Delimitación de la placa.

- 2) A continuación realizamos el emplazamiento de los componentes. Los conectores deben colocarse lo más cerca posible de los límites de la placa a diseñar para facilitar posteriormente la alimentación. Ver figura 36.



Figura 36. Emplazamiento de los componentes.

- 3) Consideramos que nuestra placa tiene dos capas. Se trabajará en las capas “TOP” y “BOTTOM”, que corresponden a la capa de arriba y la de abajo respectivamente. Ver figura 37.

Layer Name	Layer Hotkey	Layer NickName	Layer Type	Mirror Layer
TOP	1	TOP	Routing	BOTTOM
BOTTOM	2	BOT	Routing	TOP
GND	3	GND	Unused	(None)
POWER	4	PWR	Unused	(None)
INNER1	5	IN1	Unused	(None)
INNER2	6	IN2	Unused	(None)
INNER3	7	IN3	Unused	(None)
INNER4	8	IN4	Unused	(None)
INNER5	9	IN5	Unused	(None)
INNER6	Ctrl + 0	IN6	Unused	(None)
INNER7	Ctrl + 1	IN7	Unused	(None)
INNER8	Ctrl + 2	IN8	Unused	(None)
INNER9	Ctrl + 3	IN9	Unused	(None)
INNER10	Ctrl + 4	IN10	Unused	(None)
INNER11	Ctrl + 5	IN11	Unused	(None)
INNER12	Ctrl + 6	IN12	Unused	(None)
SMTOP	Ctrl + 7	SMT	Unused	SMBOT
SMBOT	Ctrl + 8	SMB	Unused	SMTOP
SPTOP	Ctrl + 9	SPT	Unused	SPBOT
SPBOT	Shift + 0	SPB	Unused	SPTOP
SSTOP	Shift + 1	SST	Unused	SSBOT
SSBOT	Shift + 2	SSB	Unused	SSTOP
ASYTOP	Shift + 3	AST	Unused	ASYBOT
ASYBOT	Shift + 4	ASB	Unused	ASYTOP
DRILDWG	Shift + 5	DRD	Unused	(None)
DRILL	Shift + 6	DRL	Unused	(None)
FABDWG	Shift + 7	FAB	Unused	(None)
NOTES	Shift + 8	NOT	Unused	(None)

Figura 37. Activación del rutado de las capas TOP y BOTTOM.

- 4) Anchura de las pistas de alimentación 40mils y la del resto 20mils. Ver figura 38.

Net Name	Color	Width Min Con Max	Routing Enabled	Share	Weight	Reconn Rule
0		20	No	Yes	50	Std
ICARGA		20	Yes	Yes	50	Std
N303247		20	Yes	Yes	50	Std
N303413		20	Yes	Yes	50	Std
N303419		20	Yes	Yes	50	Std
N303543		20	Yes	Yes	50	Std
N303549		20	Yes	Yes	50	Std
N303673		20	Yes	Yes	50	Std
N303679		20	Yes	Yes	50	Std
N303811		20	Yes	Yes	50	Std
N303817		20	Yes	Yes	50	Std
N304191		20	Yes	Yes	50	Std
N304197		20	Yes	Yes	50	Std
N304333		20	Yes	Yes	50	Std
N304339		20	Yes	Yes	50	Std
U1B		20	Yes	Yes	50	Std
U2B		20	Yes	Yes	50	Std
U3B		20	Yes	Yes	50	Std
U4B		20	Yes	Yes	50	Std
U5B		20	Yes	Yes	50	Std
U6B		20	Yes	Yes	50	Std
V1		40	Yes	Yes	50	Std
V2		40	Yes	Yes	50	Std
V3		40	Yes	Yes	50	Std
V4		40	Yes	Yes	50	Std
V5		40	Yes	Yes	50	Std
V6		40	Yes	Yes	50	Std

Figura 38. Anchura de las pistas.

- 5) Tamaño de los PADS de los conectores será de 70mils. Ver figura 39.


Padstack or Layer Name	Pad Shape	Pad Width	Pad Height	X Offset	Y Offset
J1					
TOP	Round	70	70	0	0
BOTTOM	Round	70	70	0	0
GND	Round	80	80	0	0
POWER	Round	80	80	0	0
INNER1	Round	62	62	0	0
INNER2	Round	62	62	0	0
INNER3	Round	62	62	0	0
INNER4	Round	62	62	0	0
INNER5	Round	62	62	0	0
INNER6	Round	62	62	0	0
INNER7	Round	62	62	0	0
INNER8	Round	62	62	0	0
INNER9	Round	62	62	0	0
INNER10	Round	62	62	0	0
INNER11	Round	62	62	0	0
INNER12	Round	62	62	0	0

Figura 39. Tamaño de los PADS.

- 6) En nuestro caso, vamos a hacer un diseño que incluya plano de masa, es decir, la conexión GND (masa del circuito) se va a conectar a un plano de cobre, todos los componentes conectados al punto eléctrico GND no deberían rutarse al mismo tiempo que el resto de las conexiones. El plano de masa se realizará en la capa BOTTOM. Ver figuras 40 y 41.

Net Name	Color	Width Min Cos Max	Routing Enabled	Share	Weight	Reconn Rule
0		12	No	Yes	50	Std
ICARGA		12	Yes	Yes	50	Std
N303247		12	Yes	Yes	50	Std
N303413		12	Yes	Yes	50	Std
N303419		12	Yes	Yes	50	Std
N303543		12	Yes	Yes	50	Std
N303549		12	Yes	Yes	50	Std
N303673		12	Yes	Yes	50	Std
N303679		12	Yes	Yes	50	Std
N303811		12	Yes	Yes	50	Std
N303817		12	Yes	Yes	50	Std
N304191		12	Yes	Yes	50	Std
N304197		12	Yes	Yes	50	Std
N304333		12	Yes	Yes	50	Std
N304339		12	Yes	Yes	50	Std
U1B		12	Yes	Yes	50	Std
U2B		12	Yes	Yes	50	Std
U3B		12	Yes	Yes	50	Std

Figura 40. Desactivación del plano de masa para la capa TOP.



**Figura 41. Rutado final de la capa TOP.**

- 7) Una vez rutadas las demás conexiones, pasamos a realizar el rutado de la capa BOTTOM. Primero debemos indicarle al programa que tenga en cuenta la conexión GND a la hora de rutar y en qué capa debe hacerse (Bottom). Ver figuras 42 y 43.

Net Name	Color	Width Min Con Max	Routing Enabled	Share	Weight	Reconn Rule
0		20	Yes	Yes	50	Std
ICARGA		20	Yes	Yes	50	Std
N303247		20	Yes	Yes	50	Std
N303413		20	Yes	Yes	50	Std
N303419		20	Yes	Yes	50	Std
N303543		20	Yes	Yes	50	Std
N303549		20	Yes	Yes	50	Std
N303673		20	Yes	Yes	50	Std
N303679		20	Yes	Yes	50	Std
N303811		20	Yes	Yes	50	Std
N303817		20	Yes	Yes	50	Std
N304191		20	Yes	Yes	50	Std
N304197		20	Yes	Yes	50	Std
N304333		20	Yes	Yes	50	Std
N304339		20	Yes	Yes	50	Std
U1B		20	Yes	Yes	50	Std
U2B		20	Yes	Yes	50	Std
U3B		20	Yes	Yes	50	Std

**Figura 42. Activación del plano de masa.**

Layer Name	Layer Hotkey	Layer NickName	Layer Type	Mirror Layer
TOP	1	TOP	Unused	BOTTOM
BOTTOM	2	BOT	Routing	TOP
GND	3	GND	Unused	(None)
POWER	4	PWR	Unused	(None)
INNER1	5	IN1	Unused	(None)
INNER2	6	IN2	Unused	(None)
INNER3	7	IN3	Unused	(None)
INNER4	8	IN4	Unused	(None)
INNER5	9	IN5	Unused	(None)
INNER6	Ctrl + 0	IN6	Unused	(None)
INNER7	Ctrl + 1	IN7	Unused	(None)
INNER8	Ctrl + 2	IN8	Unused	(None)
INNER9	Ctrl + 3	IN9	Unused	(None)
INNER10	Ctrl + 4	IN10	Unused	(None)
INNER11	Ctrl + 5	IN11	Unused	(None)
INNER12	Ctrl + 6	IN12	Unused	(None)
SMTOP	Ctrl + 7	SMT	Unused	SMBOT
SMBOT	Ctrl + 8	SMB	Unused	SMTOP

Figura 43. Activar el rutado de la capa BOTTOM.

- 8) A continuación debe introducirse un obstáculo de tipo Copper Pour en la capa adecuada, indicando que la conexión '0' está unida a ese plano. Además, en la opción Clearance se indica la separación entre las pistas que se encuentren en la misma capa sobre la que se va a verter el cobre y el plano de masa que en este caso será de 20mils. Y por último se realiza el rutado. Ver figuras 44 y 45.




Figura 44. Indicación del Clearance y el rutado con plano de masa en BOTTOM.






Figura 45. Rutado final de la capa BOTTOM.

Como se observa en la figura 45, en ésta capa aparece un texto que identifica la placa. Debemos colocar el texto invertido para que luego no aparezca de esta manera a la hora de fabricarla.

En el **ANEXO IV**, mostramos la impresión de los fotolitos a tamaño real con la capa TOP y la capa BOTTOM para la correspondiente fabricación del circuito impreso.

# 5. – Presupuesto



## 5.1 – Presupuesto de material

CONCEPTO	UNIDADES	COSTE UNITARIO	IMPORTE
Resistencia: 68 $\Omega$	6 u.	0,05 €/u.	0,3 €
Potenciómetro: 10 K $\Omega$	1 u.	0,68 €/u.	0,68 €
Potenciómetro: 2 K $\Omega$	7 u.	0,68 €/u.	4,76 €
Regulador: LM317	1 u.	0,074 €/u.	0.074 €
Optoacoplador: 4N25	6 u.	1,25 €/u.	7,5 €
PCB	1 u.	50 €/u.	50 €
<b>TOTAL</b>			<b>63,314 €</b>

Tabla 12. Presupuesto del material.

## 5.2 – Presupuesto de personal

CONCEPTO	Nº HORAS	COSTE/HORA	IMPORTE
Simulación y diseño del Sistema.	300.	20 €/h.	6000 €
Redacción y preparación del documento.	90.	15 €/h.	1350 €
<b>TOTAL</b>			<b>7350 €</b>

Tabla 13. Presupuesto de personal.

## 5.3 – Presupuesto Total

CONCEPTO	IMPORTE
Presupuesto de material.	63,314 €
Presupuesto de personal.	7350 €
<b>TOTAL</b>	<b>7413,314 €</b>

Tabla 14. Presupuesto total.

El presupuesto total de este proyecto asciende a la cantidad de: **siete mil cuatrocientos trece coma trescientos catorce Euros (€)**.

# 6. – Conclusiones

## 6.1 – Conclusiones

En este proyecto fin de carrera se ha realizado el diseño y la simulación de un potenciómetro digital de resolución seis bits junto con su correspondiente diseño del circuito impreso.

Podemos decir que los resultados obtenidos son satisfactorios al haber conseguido nuestro principal objetivo que era el de obtener a la salida del sistema  $2^6$  valores de corriente equiespaciados.

Primeramente, se ha calculado un sistema considerando todos los componentes ideales: Los fototransistores de los optoacopladores funcionaban idealmente como un conmutador. Al suponer ésta condición cabía esperar que los resultados obtenidos en la simulación (que considera comportamientos reales) fueran diferentes a los resultados teóricos previamente calculados. Efectivamente esto fue así por lo que se tuvo que pensar en un método para corregir este problema.

El método correctivo fue la resolución de un sistema de ecuaciones lineales (con 63 ecuaciones) para hallar los valores de las seis resistencias en serie (que conforman la resistencia discreta) que hicieran que se obtuviera valores de tensión y corriente de salida equiespaciados consiguiendo finalmente este objetivo.

Adicionalmente se ha diseñado la placa PCB para una eventual fabricación del dispositivo.

# 7. – Bibliografía

## 7.1 – Bibliografía

PAUL MALVINO, Albert. *Principios de Electrónica*. Alba Castro, José Luis (trad.); López Cortón, Carlos (trad.). 6ª ed. Madrid: McGraw-Hill, 2000. 1125 p. ISBN: 84-481-2568-1

MOORE, Holly. *MATLAB para ingenieros*. Campos Olguín, Víctor (trad.). 1ª ed. Mexico: Pearson Educación, 2007. 624 p. ISBN: 978-970-26-1082-3

CALVO ROLLE, José Luis. *Edición y simulación de circuitos con OrCAD*. 1ª ed. Paracuellos del Jarama: RA-MA, 2003. 405 p. ISBN: 84-7897-586-1

PAREJA APARICIO, Miguel. *Creación de nuevos componentes para OrCAD 10.3*. Barcelona: Marcombo, 2007. 247 p. ISBN: 978-84-267-1439-8

**APUNTES:** Tecnología Electrónica II. Universidad Carlos III de Madrid.


**MANUAL.** Asignatura: Diseño Electrónico Asistido por Ordenador. *PSpice*. Universidad Carlos III de Madrid.

**MANUAL.** Asignatura: Diseño Electrónico Asistido por Ordenador. *Diseño de placas del circuito impreso con OrCAD-Layout*. Universidad Carlos III de Madrid.

# 8. – Anexos

## 8.1 – ANEXO I. Ejemplos de simulación OrCAD Capture.


FEDCBA => “000000”









FEDCBA => "010000"



**FEDCBA => “100000”**



FEDCBA => "111111"



## 8.2 – ANEXO II. Ecuaciones.

- 0)  $(29, 81 - 1, 25) V = 9,936 \text{ mA} * RA + 9,936 \text{ mA} * RB + 9,936 \text{ mA} * RC + 9,936 \text{ mA} * RD + 9,936 \text{ mA} * RE + 9,936 \text{ mA} * RF$
- 1)  $(29, 378 - 1, 25 - 0,22) V = 0 \text{ mA} * RA + 9,936 \text{ mA} * RB + 9,936 \text{ mA} * RC + 9,936 \text{ mA} * RD + 9,936 \text{ mA} * RE + 9,936 \text{ mA} * RF$
- 2)  $(28, 94 - 1, 25 - 0,22) V = 9,936 \text{ mA} * RA + 0 \text{ mA} * RB + 9,936 \text{ mA} * RC + 9,936 \text{ mA} * RD + 9,936 \text{ mA} * RE + 9,936 \text{ mA} * RF$
- 3)  $(28,50 - 1, 25 - 0,22*2) V = 0 \text{ mA} * RA + 0 \text{ mA} * RB + 9,936 \text{ mA} * RC + 9,936 \text{ mA} * RD + 9,936 \text{ mA} * RE + 9,936 \text{ mA} * RF$
- 4)  $(28,06 - 1, 25 - 0,22) V = 9,936 \text{ mA} * RA + 9,936 \text{ mA} * RB + 0 \text{ mA} * RC + 9,936 \text{ mA} * RD + 9,936 \text{ mA} * RE + 9,936 \text{ mA} * RF$
- 5)  $(27,63 - 1, 25 - 0,22*2) V = 0 \text{ mA} * RA + 9,936 \text{ mA} * RB + 0 \text{ mA} * RC + 9,936 \text{ mA} * RD + 9,936 \text{ mA} * RE + 9,936 \text{ mA} * RF$
- 6)  $(27,20 - 1, 25 - 0,22*2) V = 9,936 \text{ mA} * RA + 0 \text{ mA} * RB + 0 \text{ mA} * RC + 9,936 \text{ mA} * RD + 9,936 \text{ mA} * RE + 9,936 \text{ mA} * RF$
- 7)  $(26,77 - 1, 25 - 0,22*3) V = 0 \text{ mA} * RA + 0 \text{ mA} * RB + 0 \text{ mA} * RC + 0 \text{ mA} * RD + 9,936 \text{ mA} * RE + 9,936 \text{ mA} * RF$
- 8)  $(26,34 - 1, 25 - 0,22) V = 9,936 \text{ mA} * RA + 9,936 \text{ mA} * RB + 9,936 \text{ mA} * RC + 0 \text{ mA} * RD + 9,936 \text{ mA} * RE + 9,936 \text{ mA} * RF$
- 9)  $(25,90 - 1, 25 - 0,22*2) V = 0 \text{ mA} * RA + 9,936 \text{ mA} * RB + 9,936 \text{ mA} * RC + 0 \text{ mA} * RD + 9,936 \text{ mA} * RE + 9,936 \text{ mA} * RF$
- 10)  $(25,47 - 1, 25 - 0,22*2) V = 9,936 \text{ mA} * RA + 0 \text{ mA} * RB + 9,936 \text{ mA} * RC + 0 \text{ mA} * RD + 9,936 \text{ mA} * RE + 9,936 \text{ mA} * RF$

$$11) (25,04 - 1, 25 - 0,22*3) V = 0 \text{ mA} * RA + 0 \text{ mA} * RB + 9,936 \text{ mA} * RC + 0 \text{ mA} * RD + 9,936 \text{ mA} * RE + 9,936 \text{ mA} * RF$$

$$12) (24,61 - 1, 25 - 0,22*2) V = 9,936 \text{ mA} * RA + 9,936 \text{ mA} * RB + 0 \text{ mA} * RC + 0 \text{ mA} * RD + 9,936 \text{ mA} * RE + 9,936 \text{ mA} * RF$$

$$13) (24,17 - 1, 25 - 0,22*3) V = 0 \text{ mA} * RA + 9,936 \text{ mA} * RB + 0 \text{ mA} * RC + 0 \text{ mA} * RD + 9,936 \text{ mA} * RE + 9,936 \text{ mA} * RF$$

$$14) (23,74 - 1, 25 - 0,22*3) V = 9,936 \text{ mA} * RA + 0 \text{ mA} * RB + 0 \text{ mA} * RC + 0 \text{ mA} * RD + 9,936 \text{ mA} * RE + 9,936 \text{ mA} * RF$$

$$15) (23,31 - 1, 25 - 0,22*4) V = 0 \text{ mA} * RA + 0 \text{ mA} * RB + 0 \text{ mA} * RC + 0 \text{ mA} * RD + 9,936 \text{ mA} * RE + 9,936 \text{ mA} * RF$$

$$16) (22,88 - 1, 25 - 0,22) V = 9,936 \text{ mA} * RA + 9,936 \text{ mA} * RB + 9,936 \text{ mA} * RC + 9,936 \text{ mA} * RD + 0 \text{ mA} * RE + 9,936 \text{ mA} * RF$$

$$17) (22,45 - 1, 25 - 0,22*2) V = 0 \text{ mA} * RA + 9,936 \text{ mA} * RB + 9,936 \text{ mA} * RC + 9,936 \text{ mA} * RD + 0 \text{ mA} * RE + 9,936 \text{ mA} * RF$$

$$18) (22,02 - 1, 25 - 0,22*2) V = 9,936 \text{ mA} * RA + 0 \text{ mA} * RB + 9,936 \text{ mA} * RC + 9,936 \text{ mA} * RD + 0 \text{ mA} * RE + 9,936 \text{ mA} * RF$$

$$19) (21,59 - 1, 25 - 0,22*3) V = 0 \text{ mA} * RA + 0 \text{ mA} * RB + 9,936 \text{ mA} * RC + 9,936 \text{ mA} * RD + 0 \text{ mA} * RE + 9,936 \text{ mA} * RF$$

$$20) (21,16 - 1, 25 - 0,22*2) V = 9,936 \text{ mA} * RA + 9,936 \text{ mA} * RB + 0 \text{ mA} * RC + 9,936 \text{ mA} * RD + 0 \text{ mA} * RE + 9,936 \text{ mA} * RF$$

$$21) (20,72 - 1, 25 - 0,22*3) V = 0 \text{ mA} * RA + 9,936 \text{ mA} * RB + 0 \text{ mA} * RC + 9,936 \text{ mA} * RD + 0 \text{ mA} * RE + 9,936 \text{ mA} * RF$$

$$22) (20,29 - 1, 25 - 0,22*3) V = 9,936 \text{ mA} * RA + 0 \text{ mA} * RB + 0 \text{ mA} * RC + 9,936 \text{ mA} * RD + 0 \text{ mA} * RE + 9,936 \text{ mA} * RF$$

$$23) (19,86 - 1, 25 - 0,22*4) V = 0 \text{ mA} * RA + 0 \text{ mA} * RB + 0 \text{ mA} * RC + 9,936 \text{ mA} * RD + 0 \text{ mA} * RE + 9,936 \text{ mA} * RF$$

$$24) (19,43 - 1, 25 - 0,22*2) V = 9,936 \text{ mA} * RA + 9,936 \text{ mA} * RB + 9,936 \text{ mA} * RC + 0 \text{ mA} * RD + 0 \text{ mA} * RE + 9,936 \text{ mA} * RF$$

$$25) (19,00 - 1, 25 - 0,22*3) V = 0 \text{ mA} * RA + 9,936 \text{ mA} * RB + 9,936 \text{ mA} * RC + 0 \text{ mA} * RD + 0 \text{ mA} * RE + 9,936 \text{ mA} * RF$$

$$26) (18,57 - 1, 25 - 0,22*3) V = 9,936 \text{ mA} * RA + 0 \text{ mA} * RB + 9,936 \text{ mA} * RC + 0 \text{ mA} * RD + 0 \text{ mA} * RE + 9,936 \text{ mA} * RF$$

$$27) (18,14 - 1, 25 - 0,22*4) V = 0 \text{ mA} * RA + 0 \text{ mA} * RB + 9,936 \text{ mA} * RC + 0 \text{ mA} * RD + 0 \text{ mA} * RE + 9,936 \text{ mA} * RF$$

$$28) (17,71 - 1, 25 - 0,22*3) V = 9,936 \text{ mA} * RA + 9,936 \text{ mA} * RB + 0 \text{ mA} * RC + 0 \text{ mA} * RD + 0 \text{ mA} * RE + 9,936 \text{ mA} * RF$$

$$29) (17,27 - 1, 25 - 0,22*4) V = 0 \text{ mA} * RA + 9,936 \text{ mA} * RB + 0 \text{ mA} * RC + 0 \text{ mA} * RD + 0 \text{ mA} * RE + 9,936 \text{ mA} * RF$$

$$30) (16,84 - 1, 25 - 0,22*4) V = 9,936 \text{ mA} * RA + 0 \text{ mA} * RB + 0 \text{ mA} * RC + 0 \text{ mA} * RD + 0 \text{ mA} * RE + 9,936 \text{ mA} * RF$$

$$31) (16,41 - 1, 25 - 0,22*5) V = 0 \text{ mA} * RA + 0 \text{ mA} * RB + 0 \text{ mA} * RC + 0 \text{ mA} * RD + 0 \text{ mA} * RE + 9,936 \text{ mA} * RF$$

$$32) (15,98 - 1, 25 - 0,22) V = 9,936 \text{ mA} * RA + 9,936 \text{ mA} * RB + 9,936 \text{ mA} * RC + 9,936 \text{ mA} * RD + 9,936 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$33) (15,55 - 1, 25 - 0,22*2) V = 0 \text{ mA} * RA + 9,936 \text{ mA} * RB + 9,936 \text{ mA} * RC + 9,936 \text{ mA} * RD + 9,936 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$34) (15,12 - 1, 25 - 0,22*2) V = 9,936 \text{ mA} * RA + 0 \text{ mA} * RB + 9,936 \text{ mA} * RC + 9,936 \text{ mA} * RD + 9,936 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$35) (14,69 - 1, 25 - 0,22*3) V = 0 \text{ mA} * RA + 0 \text{ mA} * RB + 9,936 \text{ mA} * RC + 9,936 \text{ mA} * RD + 9,936 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$36) (14,26 - 1, 25 - 0,22*2) V = 9,936 \text{ mA} * RA + 9,936 \text{ mA} * RB + 0 \text{ mA} * RC + 9,936 \text{ mA} * RD + 9,936 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$37) (13,82 - 1, 25 - 0,22*3) V = 0 \text{ mA} * RA + 9,936 \text{ mA} * RB + 0 \text{ mA} * RC + 9,936 \text{ mA} * RD + 9,936 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$38) (13,39 - 1, 25 - 0,22*3) V = 9,936 \text{ mA} * RA + 0 \text{ mA} * RB + 0 \text{ mA} * RC + 9,936 \text{ mA} * RD + 9,936 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$39) (12,96 - 1, 25 - 0,22*4) V = 0 \text{ mA} * RA + 0 \text{ mA} * RB + 0 \text{ mA} * RC + 9,936 \text{ mA} * RD + 9,936 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$40) (12,53 - 1, 25 - 0,22*2) V = 9,936 \text{ mA} * RA + 9,936 \text{ mA} * RB + 9,936 \text{ mA} * RC + 0 \text{ mA} * RD + 9,936 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$41) (12,10 - 1, 25 - 0,22*3) V = 0 \text{ mA} * RA + 9,936 \text{ mA} * RB + 9,936 \text{ mA} * RC + 0 \text{ mA} * RD + 9,936 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$42) (11,67 - 1, 25 - 0,22*3) V = 9,936 \text{ mA} * RA + 0 \text{ mA} * RB + 9,936 \text{ mA} * RC + 0 \text{ mA} * RD + 9,936 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$43) (11,24 - 1, 25 - 0,22*4) V = 0 \text{ mA} * RA + 0 \text{ mA} * RB + 9,936 \text{ mA} * RC + 0 \text{ mA} * RD + 9,936 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$44) (10,81 - 1,25 - 0,22*3) V = 9,936 \text{ mA} * RA + 9,936 \text{ mA} * RB + 0 \text{ mA} * RC + 0 \text{ mA} * RD + 9,936 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$45) (10,37 - 1,25 - 0,22*4) V = 0 \text{ mA} * RA + 9,936 \text{ mA} * RB + 0 \text{ mA} * RC + 0 \text{ mA} * RD + 9,936 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$46) (9,94 - 1,25 - 0,22*4) V = 9,936 \text{ mA} * RA + 0 \text{ mA} * RB + 0 \text{ mA} * RC + 0 \text{ mA} * RD + 9,936 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$47) (9,51 - 1,25 - 0,22*5) V = 0 \text{ mA} * RA + 0 \text{ mA} * RB + 0 \text{ mA} * RC + 0 \text{ mA} * RD + 9,936 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$48) (9,08 - 1,25 - 0,22*2) V = 9,936 \text{ mA} * RA + 9,936 \text{ mA} * RB + 9,936 \text{ mA} * RC + 9,936 \text{ mA} * RD + 0 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$49) (8,65 - 1,25 - 0,22*3) V = 0 \text{ mA} * RA + 9,936 \text{ mA} * RB + 9,936 \text{ mA} * RC + 9,936 \text{ mA} * RD + 0 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$50) (8,22 - 1,25 - 0,22*3) V = 9,936 \text{ mA} * RA + 0 \text{ mA} * RB + 9,936 \text{ mA} * RC + 9,936 \text{ mA} * RD + 0 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$51) (7,79 - 1,25 - 0,22*4) V = 0 \text{ mA} * RA + 0 \text{ mA} * RB + 9,936 \text{ mA} * RC + 9,936 \text{ mA} * RD + 0 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$52) (7,36 - 1,25 - 0,22*3) V = 9,936 \text{ mA} * RA + 9,936 \text{ mA} * RB + 0 \text{ mA} * RC + 9,936 \text{ mA} * RD + 0 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$53) (6,92 - 1,25 - 0,22*4) V = 0 \text{ mA} * RA + 9,936 \text{ mA} * RB + 0 \text{ mA} * RC + 9,936 \text{ mA} * RD + 0 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$54) (6,49 - 1,25 - 0,22*4) V = 9,936 \text{ mA} * RA + 0 \text{ mA} * RB + 0 \text{ mA} * RC + 9,936 \text{ mA} * RD + 0 \text{ mA} * RE + 0 \text{ mA} * RF$$



$$55) (6,06 - 1,25 - 0,22*5) V = 0 \text{ mA} * RA + 0 \text{ mA} * RB + 0 \text{ mA} * RC + 9,936 \text{ mA} * RD + 0 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$56) (5,63 - 1,25 - 0,22*3) V = 9,936 \text{ mA} * RA + 9,936 \text{ mA} * RB + 9,936 \text{ mA} * RC + 0 \text{ mA} * RD + 0 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$57) (5,20 - 1,25 - 0,22*4) V = 0 \text{ mA} * RA + 9,936 \text{ mA} * RB + 9,936 \text{ mA} * RC + 0 \text{ mA} * RD + 0 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$58) (4,77 - 1,25 - 0,22*4) V = 9,936 \text{ mA} * RA + 0 \text{ mA} * RB + 9,936 \text{ mA} * RC + 0 \text{ mA} * RD + 0 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$59) (4,34 - 1,25 - 0,22*5) V = 0 \text{ mA} * RA + 0 \text{ mA} * RB + 9,936 \text{ mA} * RC + 0 \text{ mA} * RD + 0 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$60) (3,91 - 1,25 - 0,22*4) V = 9,936 \text{ mA} * RA + 9,936 \text{ mA} * RB + 0 \text{ mA} * RC + 0 \text{ mA} * RD + 0 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$61) (3,47 - 1,25 - 0,22*5) V = 0 \text{ mA} * RA + 9,936 \text{ mA} * RB + 0 \text{ mA} * RC + 0 \text{ mA} * RD + 0 \text{ mA} * RE + 0 \text{ mA} * RF$$

$$62) (3,04 - 1,25 - 0,22) V = 9,936 \text{ mA} * RA + 0 \text{ mA} * RB + 0 \text{ mA} * RC + 0 \text{ mA} * RD + 0 \text{ mA} * RE + 0 \text{ mA} * RF$$

### 8.3 – ANEXO III. Cálculos con MATLAB.

```
>> format long
>> i=9.936e-003 %corriente Irpot

i =

    0.009936000000000

>> v=[2.642:0.4312380952:29.81] % tensiones vout equiespaciadas

v =

Columns 1 through 5
    2.64200000000000    3.07323809520000    3.50447619040000    3.93571428560000    4.36695238080000
Columns 6 through 10
    4.79819047600000    5.22942857120000    5.66066666640000    6.09190476160000    6.52314285680000
Columns 11 through 15
    6.95438095200000    7.38561904720000    7.81685714240000    8.24809523760000    8.67933333280000
Columns 16 through 20
    9.11057142800000    9.54180952320000    9.97304761840000    10.40428571360000    10.83552380880000
Columns 21 through 25
    11.26676190400000    11.69799999920000    12.12923809440000    12.56047618960000    12.99171428480000
Columns 26 through 30
    13.42295238000000    13.85419047520000    14.28542857040000    14.71666666560000    15.14790476080000
Columns 31 through 35
    15.57914285600000    16.01038095120000    16.44161904640000    16.87285714160000    17.30409523680000
Columns 36 through 40
    17.73533333200000    18.16657142720000    18.59780952240000    19.02904761760000    19.46028571280000
Columns 41 through 45
    19.89152380800000    20.32276190320000    20.75399999840000    21.18523809360000    21.61647618880000
Columns 46 through 50
    22.04771428400000    22.47895237920000    22.91019047440000    23.34142856960000    23.77266666480000
Columns 51 through 55
    24.20390476000000    24.63514285520000    25.06638095040000    25.49761904560000    25.92885714080000
Columns 56 through 60
    26.36009523600000    26.79133333120000    27.22257142640000    27.65380952160000    28.08504761680000
Columns 61 through 64
    28.51628571200000    28.94752380720000    29.37876190240000    29.80999999760000
```

```
>> v=[29.81-1.25;v(63)-1.25-0.22;v(62)-1.25-0.22;v(61)-1.25-0.44;v(60)-1.25-0.22;
v(59)-1.25-0.44;v(58)-1.25-0.44;v(57)-1.25-0.66;v(56)-1.25-0.22;
v(55)-1.25-0.44;v(54)-1.25-0.44;v(53)-1.25-0.66;v(52)-1.25-0.44;
v(51)-1.25-0.66;v(50)-1.25-0.66;v(49)-1.25-0.88; v(48)-1.25-0.44; v(47)-1.25-0.44;
v(46)-1.25-0.44; v(45)-1.25-0.66; v(44)-1.25-0.44; v(43)-1.25-0.66;
v(42)-1.25-0.66; v(41)-1.25-0.88; v(40)-1.25-0.44; v(39)-1.25-0.66; v(38)-1.25-0.66;
v(37)-1.25-0.88; v(36)-1.25-0.66; v(35)-1.25-0.88; v(34)-1.25-0.88;
v(33)-1.25-1.1; v(32)-1.25-0.22; v(31)-1.25-0.44; v(30)-1.25-0.44; v(29)-1.25-0.66;
v(28)-1.25-0.44; v(27)-1.25-0.66; v(26)-1.25-0.66; v(25)-1.25-0.88;
v(24)-1.25-0.44; v(23)-1.25-0.66; v(22)-1.25-0.66; v(21)-1.25-0.88; v(20)-1.25-0.66;
v(19)-1.25-0.88; v(18)-1.25-0.88; v(17)-1.25-1.1; v(16)-1.25-0.44;
v(15)-1.25-0.66; v(14)-1.25-0.66; v(13)-1.25-0.88; v(12)-1.25-0.66; v(11)-1.25-0.88;
v(10)-1.25-0.88; v(9)-1.25-1.1; v(8)-1.25-0.66; v(7)-1.25-0.88;
v(6)-1.25-0.88; v(5)-1.25-1.1; v(4)-1.25-0.88; v(3)-1.25-1.1; v(2)-1.25-1.1]
```

```
% vector de tensiones v1 equiespaciadas
```

```
V =
```

```
28.560000000000000 13.457904760800000
27.90876190240000 12.806666665600000
27.47752380720000 12.595428570400000
26.82628571200000 11.944190475200000
26.61504761680000 11.512952380000000
25.96380952160000 10.861714284800000
25.53257142640000 10.870476189600000
24.88133333120000 10.219238094400000
24.89009523600000 9.787999999200000
24.23885714080000 9.136761904000000
23.80761904560000 8.925523808800000
23.15638095040000 8.274285713600000
22.94514285520000 7.843047618400000
22.29390476000000 7.191809523200000
21.86266666480000 7.420571428000000
21.21142856960000 6.769333332800000
21.22019047440000 6.338095237600000
20.78895237920000 5.686857142400000
20.35771428400000 5.475619047200000
19.70647618880000 4.824380952000000
19.49523809360000 4.393142856800000
18.84399999840000 3.741904761600000
18.41276190320000 3.750666666400000
17.76152380800000 3.099428571200000
17.77028571280000 2.668190476000000
17.11904761760000 2.016952380800000
16.68780952240000 1.805714285600000
16.03657142720000 1.154476190400000
15.82533333200000 0.723238095200000
15.17409523680000
14.74285714160000
14.09161904640000
14.54038095120000
13.88914285600000
```

```
>> A=[1 1 1 1 1 1; 0 1 1 1 1 1; 1 0 1 1 1 1; 0 0 1 1 1 1; 1 1 0 1 1 1; 0 1 0 1 1 1; 1 0 0 1 1 1; 0 0 0 1 1 1; 1 1 1 0 1 1; 0 1 1 0 1 1; 1 0 1 0 1 1; 0 1 0 0 1 1; 1 1 1 1 0 1; 1 0 1 1 0 1; 0 0 1 1 0 1; 1 1 0 1 0 1; 0 1 0 1 0 1; 0 0 0 1 0 1; 1 1 1 0 0 1; 0 1 1 0 0 1; 1 0 1 0 0 1; 0 0 0 0 1; 1 1 1 1 1 0; 0 0 1 1 1 0; 1 1 0 1 1 0; 0 1 0 1 1 0; 1 0 0 1 1 0; 0 1 1 0 1 0; 0 0 0 1 1 0; 1 0 1 0 1 0; 0 1 0 0 1 0; 0 0 0 0 1 0; 1 1 1 1 0 0; 0 1 1 1 0 0; 1 0 1 1 0 0; 0 0 1 1 0 0; 1 0 0 1 0 0; 0 1 1 0 0 0; 1 0 1 0 0 0; 0 0 1 0 0 0; 1 1 0 0 0 0; 0 1 0 0 0 0; 1 0 0 0 0 0] % Matriz de corrientes Irpot
```

[illegible]

```
>> R=A\V %cálculo de las resistencias
```

$$R =$$

```
1.0e+003 *
0.06721829230719
0.11061987193682
0.19742303119608
0.37102934971460
0.71962584343441
1.41266726082571
```

## 8.4 – ANEXO IV. Fotolitos para la fabricación.




Figura 46. Fotolito para la fabricación. Capa TOP.







Figura 47. Fotolito para la fabricación. Capa BOTTOM.

## 8.5 – ANEXO V. Hojas de características: 4N25.

**FAIRCHILD**  
SEMICONDUCTOR®

### GENERAL PURPOSE 6-PIN PHOTOTRANSISTOR OPTOCOUPLEDERS

4N25 4N37	4N26 H11A1	4N27 H11A2	4N28 H11A3	4N35 H11A4	4N36 H11A5
<b>WHITE PACKAGE (-M SUFFIX)</b> 			<b>SCHEMATIC</b>  <p>           PIN 1: ANODE            2: CATHODE            3: NO CONNECTION            4: EMITTER            5: COLLECTOR            6: BASE         </p>		
<b>BLACK PACKAGE (NO -M SUFFIX)</b> 					

#### DESCRIPTION

The general purpose optocouplers consist of a gallium arsenide infrared emitting diode driving a silicon phototransistor in a 6-pin dual in-line package.

#### FEATURES

- Also available in white package by specifying -M suffix, eg. 4N25-M
- UL recognized (File # E90700)
- VDE recognized (File # 94766)
  - Add option V for white package (e.g., 4N25V-M)
  - Add option 300 for black package (e.g., 4N25.300)

#### APPLICATIONS

- Power supply regulators
- Digital logic inputs
- Microprocessor inputs



## GENERAL PURPOSE 6-PIN PHOTOTRANSISTOR OPTOCOUPLEDERS

**4N25****4N37****4N26****H11A1****4N27****H11A2****4N28****H11A3****4N35****H11A4****4N36****H11A5**

ABSOLUTE MAXIMUM RATINGS ( $T_A = 25^\circ\text{C}$ unless otherwise specified)			
Parameter	Symbol	Value	Units
<b>TOTAL DEVICE</b>			
Storage Temperature	$T_{STG}$	-55 to +150	$^\circ\text{C}$
Operating Temperature	$T_{OPR}$	-55 to +100	$^\circ\text{C}$
Lead Solder Temperature	$T_{SOL}$	260 for 10 sec	$^\circ\text{C}$
Total Device Power Dissipation @ $T_A = 25^\circ\text{C}$ Derate above $25^\circ\text{C}$	$P_D$	250 3.3 (non-M), 2.94 (-M)	mW
<b>EMITTER</b>			
DC/Average Forward Input Current	$I_F$	100 (non-M), 60 (-M)	mA
Reverse Input Voltage	$V_R$	6	V
Forward Current - Peak (300 $\mu\text{s}$ , 2% Duty Cycle)	$I_F(pk)$	3	A
LED Power Dissipation @ $T_A = 25^\circ\text{C}$ Derate above $25^\circ\text{C}$	$P_D$	150 (non-M), 120 (-M) 2.0 (non-M), 1.41 (-M)	mW mW/ $^\circ\text{C}$
<b>DETECTOR</b>			
Collector-Emitter Voltage	$V_{CEO}$	30	V
Collector-Base Voltage	$V_{CBO}$	70	V
Emitter-Collector Voltage	$V_{ECO}$	7	V
Detector Power Dissipation @ $T_A = 25^\circ\text{C}$ Derate above $25^\circ\text{C}$	$P_D$	150 2.0 (non-M), 1.76 (-M)	mW mW/ $^\circ\text{C}$



## GENERAL PURPOSE 6-PIN PHOTOTRANSISTOR OPTOCOUPLEDERS

4N25  
4N37

4N26  
H11A1

4N27  
H11A2

4N28  
H11A3

4N35  
H11A4

4N36  
H11A5

### ELECTRICAL CHARACTERISTICS ( $T_A = 25^\circ\text{C}$ unless otherwise specified)

#### INDIVIDUAL COMPONENT CHARACTERISTICS

Parameter	Test Conditions	Symbol	Min	Typ*	Max	Unit
<b>EMITTER</b>						
Input Forward Voltage	( $I_F = 10\text{ mA}$ )	$V_F$		1.18	1.50	V
Reverse Leakage Current	( $V_R = 6.0\text{ V}$ )	$I_R$		0.001	10	$\mu\text{A}$
<b>DETECTOR</b>						
Collector-Emitter Breakdown Voltage	( $I_C = 1.0\text{ mA}$ , $I_F = 0$ )	$BV_{CEO}$	30	100		V
Collector-Base Breakdown Voltage	( $I_C = 100\text{ }\mu\text{A}$ , $I_F = 0$ )	$BV_{CBO}$	70	120		V
Emitter-Collector Breakdown Voltage	( $I_E = 100\text{ }\mu\text{A}$ , $I_F = 0$ )	$BV_{ECO}$	7	10		V
Collector-Emitter Dark Current	( $V_{CE} = 10\text{ V}$ , $I_F = 0$ )	$I_{CEO}$		1	50	nA
Collector-Base Dark Current	( $V_{CB} = 10\text{ V}$ )	$I_{CBO}$			20	nA
Capacitance	( $V_{CE} = 0\text{ V}$ , $f = 1\text{ MHz}$ )	$C_{CE}$		8		pF

#### ISOLATION CHARACTERISTICS

Characteristic	Test Conditions	Symbol	Min	Typ*	Max	Units
Input-Output Isolation Voltage	(Non '-M', Black Package) ( $f = 60\text{ Hz}$ , $t = 1\text{ min}$ )	$V_{ISO}$	5300			Vac(rms)
	(''-M', White Package) ( $f = 60\text{ Hz}$ , $t = 1\text{ sec}$ )		7500			Vac(pk)
Isolation Resistance	( $V_{I-O} = 500\text{ VDC}$ )	$R_{ISO}$	$10^{11}$			$\Omega$
Isolation Capacitance	( $V_{I-O} = 5\text{ V}$ , $f = 1\text{ MHz}$ )	$C_{ISO}$		0.5		pF
	(''-M' White Package)			0.2	2	pF

Note

\* Typical values at  $T_A = 25^\circ\text{C}$





## GENERAL PURPOSE 6-PIN PHOTOTRANSISTOR OPTOCOUPLEDERS

4N25  
4N37

4N26  
H11A1

4N27  
H11A2

4N28  
H11A3

4N35  
H11A4

4N36  
H11A5

TRANSFER CHARACTERISTICS (T <sub>A</sub> = 25°C Unless otherwise specified.)							
DC Characteristic	Test Conditions	Symbol	Device	Min	Typ*	Max	Unit
Current Transfer Ratio, Collector to Emitter	(I <sub>F</sub> = 10 mA, V <sub>CE</sub> = 10 V)	CTR	4N35 4N36 4N37	100			%
			H11A1	50			
			H11A5	30			
			4N25 4N26 H11A2 H11A3	20			
			4N27 4N28 H11A4	10			
	(I <sub>F</sub> = 10 mA, V <sub>CE</sub> = 10 V, T <sub>A</sub> = -55°C)		4N35 4N36 4N37	40			
	(I <sub>F</sub> = 10 mA, V <sub>CE</sub> = 10 V, T <sub>A</sub> = +100°C)		4N35 4N36 4N37	40			
Collector-Emitter Saturation Voltage	(I <sub>C</sub> = 2 mA, I <sub>F</sub> = 50 mA)	V <sub>CE (SAT)</sub>	4N25 4N26 4N27 4N28			0.5	V
	(I <sub>C</sub> = 0.5 mA, I <sub>F</sub> = 10 mA)		4N35 4N36 4N37			0.3	
			H11A1 H11A2 H11A3 H11A4 H11A5			0.4	
AC Characteristic							
Non-Saturated Turn-on Time	(I <sub>F</sub> = 10 mA, V <sub>CC</sub> = 10 V, R <sub>L</sub> = 100Ω) (Fig.20)	T <sub>ON</sub>	4N25 4N26 4N27 4N28 H11A1 H11A2 H11A3 H11A4 H11A5		2		μs
Non Saturated Turn-on Time	(I <sub>C</sub> = 2 mA, V <sub>CC</sub> = 10 V, R <sub>L</sub> = 100Ω) (Fig.20)	T <sub>ON</sub>	4N35 4N36 4N37		2	10	μs

FAIRCHILD

SEMICONDUCTOR®

GENERAL PURPOSE 6-PIN  
PHOTOTRANSISTOR OPTOCOUPLERS

4N25	4N26	4N27	4N28	4N35	4N36
4N37	H11A1	H11A2	H11A3	H11A4	H11A5

TRANSFER CHARACTERISTICS (T <sub>A</sub> = 25°C Unless otherwise specified.) (Continued)							
AC Characteristic	Test Conditions	Symbol	Device	Min	Typ*	Max	Unit
Turn-off Time	(I <sub>F</sub> = 10 mA, V <sub>CC</sub> = 10 V, R <sub>L</sub> = 100Ω) (Fig.20)	T <sub>OFF</sub>	4N25 4N26 4N27 4N28 H11A1 H11A2 H11A3 H11A4 H11A5		2		μs
	(I <sub>C</sub> = 2 mA, V <sub>CC</sub> = 10 V, R <sub>L</sub> = 100Ω) (Fig.20)		4N35 4N36 4N37		2	10	

\* Typical values at T<sub>A</sub> = 25°C

**FAIRCHILD**  
SEMICONDUCTOR®

## GENERAL PURPOSE 6-PIN PHOTOTRANSISTOR OPTOCOUPLEDERS

4N25  
4N37

4N26  
H11A1

4N27  
H11A2

4N28  
H11A3

4N35  
H11A4

4N36  
H11A5

### TYPICAL PERFORMANCE CURVES

Fig. 1 LED Forward Voltage vs. Forward Current  
(Black Package)




Fig. 2 LED Forward Voltage vs. Forward Current  
(White Package)




Fig. 3 Normalized CTR vs. Forward Current  
(Black Package)




Fig. 4 Normalized CTR vs. Forward Current  
(White Package)




Fig. 5 Normalized CTR vs. Ambient Temperature  
(Black Package)





Fig. 6 Normalized CTR vs. Ambient Temperature  
(White Package)



**FAIRCHILD**  
SEMICONDUCTOR®

## GENERAL PURPOSE 6-PIN PHOTOTRANSISTOR OPTOCOUPLEDERS

4N25  
4N37

4N26  
H11A1

4N27  
H11A2

4N28  
H11A3

4N35  
H11A4

4N36  
H11A5

Fig. 7 CTR vs. RBE (Unsaturated)  
(Black Package)




Fig. 8 CTR vs. RBE (Unsaturated)  
(White Package)




Fig. 9 CTR vs. RBE (Saturated)  
(Black Package)




Fig. 10 CTR vs. RBE (Saturated)  
(White Package)




Fig. 11 Collector-Emitter Saturation Voltage vs. Collector Current  
(Black Package)





Fig. 12 Collector-Emitter Saturation Voltage vs. Collector Current  
(White Package)





## GENERAL PURPOSE 6-PIN PHOTOTRANSISTOR OPTOCOUPLEDERS

4N25  
4N37

4N26  
H11A1

4N27  
H11A2

4N28  
H11A3

4N35  
H11A4

4N36  
H11A5

Fig. 13 Switching Speed vs. Load Resistor  
(Black Package)




Fig. 14 Switching Speed vs. Load Resistor  
(White Package)




Fig. 15 Normalized  $t_{on}$  vs.  $R_{BE}$   
(Black Package)




Fig. 16 Normalized  $t_{on}$  vs.  $R_{BE}$   
(White Package)




Fig. 17 Normalized  $t_{off}$  vs.  $R_{BE}$   
(Black Package)





Fig. 18 Normalized  $t_{off}$  vs.  $R_{BE}$   
(White Package)





FAIRCHILD

SEMICONDUCTOR®

GENERAL PURPOSE 6-PIN

PHOTOTRANSISTOR OPTOCOUPLEDERS

4N25	4N26	4N27	4N28	4N35	4N36
4N37	H11A1	H11A2	H11A3	H11A4	H11A5

Fig. 19 Dark Current vs. Ambient Temperature





Figure 20. Switching Time Test Circuit and Waveforms



## GENERAL PURPOSE 6-PIN PHOTOTRANSISTOR OPTOCOUPLEDERS

4N25  
4N37

4N26  
H11A1

4N27  
H11A2


4N28  
H11A3

4N35  
H11A4


4N36  
H11A5

### Black Package (No -M Suffix)


#### Package Dimensions (Through Hole)




#### Package Dimensions (Surface Mount)



#### Package Dimensions (0.4" Lead Spacing)



#### Recommended Pad Layout for Surface Mount Leadform



#### NOTE

All dimensions are in inches (millimeters)



## GENERAL PURPOSE 6-PIN PHOTOTRANSISTOR OPTOCOUPLEDERS

4N25  
4N37

4N26  
H11A1

4N27  
H11A2


4N28  
H11A3

4N35  
H11A4


4N36  
H11A5

### White Package (-M Suffix)


#### Package Dimensions (Through Hole)




#### Package Dimensions (Surface Mount)



#### Package Dimensions (0.4" Lead Spacing)



#### Recommended Pad Layout for Surface Mount Leadform



#### NOTE

All dimensions are in inches (millimeters)





## GENERAL PURPOSE 6-PIN PHOTOTRANSISTOR OPTOCOUPLEDERS

4N25  
4N37

4N26  
H11A1

4N27  
H11A2

4N28  
H11A3


4N35  
H11A4

4N36  
H11A5


### ORDERING INFORMATION

Order Entry Identifier		
Black Package (No Suffix)	White Package (-M Suffix)	Option
.S	S	Surface Mount Lead Bend
.SD	SR2	Surface Mount; Tape and reel
.W	T	0.4" Lead Spacing
.300	V	VDE 0884
.300W	TV	VDE 0884, 0.4" Lead Spacing
.3S	SV	VDE 0884, Surface Mount
.3SD	SR2V	VDE 0884, Surface Mount, Tape & Reel

#### QT Carrier Tape Specifications (Black Package, No Suffix)



#### QT Carrier Tape Specifications (White Package, -M Suffix)





## GENERAL PURPOSE 6-PIN PHOTOTRANSISTOR OPTOCOUPLEDERS

4N25	4N26	4N27	4N28	4N35	4N36
4N37	H11A1	H11A2	H11A3	H11A4	H11A5

### DISCLAIMER

FAIRCHILD SEMICONDUCTOR RESERVES THE RIGHT TO MAKE CHANGES WITHOUT FURTHER NOTICE TO ANY PRODUCTS HEREIN TO IMPROVE RELIABILITY, FUNCTION OR DESIGN. FAIRCHILD DOES NOT ASSUME ANY LIABILITY ARISING OUT OF THE APPLICATION OR USE OF ANY PRODUCT OR CIRCUIT DESCRIBED HEREIN; NEITHER DOES IT CONVEY ANY LICENSE UNDER ITS PATENT RIGHTS, NOR THE RIGHTS OF OTHERS.

### LIFE SUPPORT POLICY

FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and (c) whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury of the user.
2. A critical component in any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

## 8.6 – ANEXO VI. Hojas de características: LM317.



February 25, 2011

### LM117/LM317A/LM317

### 3-Terminal Adjustable Regulator

#### General Description

The LM117 series of adjustable 3-terminal positive voltage regulators is capable of supplying in excess of 1.5A over a 1.2V to 37V output range. They are exceptionally easy to use and require only two external resistors to set the output voltage. Further, both line and load regulation are better than standard fixed regulators. Also, the LM117 is packaged in standard transistor packages which are easily mounted and handled.

In addition to higher performance than fixed regulators, the LM117 series offers full overload protection available only in IC's. Included on the chip are current limit, thermal overload protection and safe area protection. All overload protection circuitry remains fully functional even if the adjustment terminal is disconnected.

Normally, no capacitors are needed unless the device is situated more than 6 inches from the input filter capacitors in which case an input bypass is needed. An optional output capacitor can be added to improve transient response. The adjustment terminal can be bypassed to achieve very high ripple rejection ratios which are difficult to achieve with standard 3-terminal regulators.

Besides replacing fixed regulators, the LM117 is useful in a wide variety of other applications. Since the regulator is "floating" and sees only the input-to-output differential voltage, supplies of several hundred volts can be regulated as long as

the maximum input to output differential is not exceeded, i.e., avoid short-circuiting the output.


Also, it makes an especially simple adjustable switching regulator, a programmable output regulator, or by connecting a fixed resistor between the adjustment pin and output, the LM117 can be used as a precision current regulator. Supplies with electronic shutdown can be achieved by clamping the adjustment terminal to ground which programs the output to 1.2V where most loads draw little current.

For applications requiring greater output current, see LM150 series (3A) and LM138 series (5A) data sheets. For the negative complement, see LM137 series data sheet.

#### Features

- Guaranteed 1% output voltage tolerance (LM317A)
- Guaranteed max. 0.01%/V line regulation (LM317A)
- Guaranteed max. 0.3% load regulation (LM117)
- Guaranteed 1.5A output current
- Adjustable output down to 1.2V
- Current limit constant with temperature
- P+ Product Enhancement tested
- 80 dB ripple rejection
- Output is short-circuit protected

### Typical Applications



Full output current not available at high input-output voltages

\*Needed if device is more than 6 inches from filter capacitors.


†Optional—improves transient response. Output capacitors in the range of 1µF to 1000µF of aluminum or tantalum electrolytic are commonly used to provide improved output impedance and rejection of transients.

$$V_{OUT} = 1.25V \left( 1 + \frac{R_2}{R_1} \right) + I_{ADJ}(R_2)$$

### LM117/LM317A/LM317 Package Options






Part Number	Suffix	Package	Output Current
LM117, LM317	K	TO-3	1.5A
LM317A, LM317	T	TO-220	1.5A
LM317	S	TO-263	1.5A
LM317A, LM317	EMP	SOT-223	1.0A
LM117, LM317A, LM317	H	TO-39	0.5A
LM117	E	LCC	0.5A
LM317A, LM317	MDT	TO-252	0.5A

### SOT-223 vs. TO-252 (D-Pak) Packages





Scale 1:1

Connection Diagrams







### Ordering Information

Package	Temperature Range	Output Current	Order Number	Package Marking	Transport Media	NSC Drawing
TO-3 Metal Can (K)	$-55^{\circ}\text{C} \leq T_J \leq +150^{\circ}\text{C}$	1.5A	LM117K STEEL	LM117K STEEL P+	50 Per Bag	K02A
	$0^{\circ}\text{C} \leq T_J \leq +125^{\circ}\text{C}$	1.5A	LM317K STEEL	LM317K STEEL P+	50 Per Bag	
	$-55^{\circ}\text{C} \leq T_J \leq +150^{\circ}\text{C}$	1.5A	LM117K/883	LM117K/883	50 Per Bag	K02C
TO-220 3- Lead	$-40^{\circ}\text{C} \leq T_J \leq +125^{\circ}\text{C}$	1.5A	LM317AT	LM317AT P+	45 Units/Rail	T03B
	$0^{\circ}\text{C} \leq T_J \leq +125^{\circ}\text{C}$	1.5A	LM317T	LM317T P+	45 Units/Rail	
TO-263 3- Lead	$0^{\circ}\text{C} \leq T_J \leq +125^{\circ}\text{C}$	1.5A	LM317S	LM317S P+	45 Units/Rail	TS3B
			LM317SX		500 Units Tape and Reel	
SOT-223 4- Lead	$0^{\circ}\text{C} \leq T_J \leq +125^{\circ}\text{C}$	1.0A	LM317EMP	N01A	1k Units Tape and Reel	MP04A
			LM317EMPX		2k Units Tape and Reel	
	$-40^{\circ}\text{C} \leq T_J \leq +125^{\circ}\text{C}$	1.0A	LM317AEMP	N07A	1k Units Tape and Reel	
			LM317AEMPX		2k Units Tape and Reel	
TO-39 Metal Can (H)	$-55^{\circ}\text{C} \leq T_J \leq +150^{\circ}\text{C}$	0.5A	LM117H	LM117H P+	500 Per Box	H03A
	$-55^{\circ}\text{C} \leq T_J \leq +150^{\circ}\text{C}$	0.5A	LM117H/883	LM117H/883	20 Per Tray	
	$-40^{\circ}\text{C} \leq T_J \leq +125^{\circ}\text{C}$	0.5A	LM317AH	LM317AH P+	500 Per Box	
	$0^{\circ}\text{C} \leq T_J \leq +125^{\circ}\text{C}$	0.5A	LM317H	LM317H P+	500 Per Box	
LCC	$-55^{\circ}\text{C} \leq T_J \leq +150^{\circ}\text{C}$	0.5A	LM117E/883	LM117E/883	50 Units/Rail	E20A
TO-252 3- Lead D-Pack	$0^{\circ}\text{C} \leq T_J \leq +125^{\circ}\text{C}$	0.5A	LM317MDT	LM317MDT	75 Units/Rail	TD03B
			LM317MDTX		2.5k Units Tape and Reel	
	$-40^{\circ}\text{C} \leq T_J \leq +125^{\circ}\text{C}$	0.5A	LM317AMDT	LM317AMDT	75 Units/Rail	
			LM317AMDTX		2.5k Units Tape and Reel	

**Absolute Maximum Ratings** (Note 1)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Power Dissipation	Internally Limited
Input-Output Voltage Differential	+40V, -0.3V
Storage Temperature	-65°C to +150°C
Lead Temperature	
Metal Package (Soldering, 10 seconds)	300°C
Plastic Package (Soldering, 4 seconds)	260°C
ESD Tolerance (Note 5)	3 kV

**Operating Temperature Range**

LM117	-55°C ≤ T <sub>J</sub> ≤ +150°C
LM317A	-40°C ≤ T <sub>J</sub> ≤ +125°C
LM317	0°C ≤ T <sub>J</sub> ≤ +125°C

**Preconditioning**

Thermal Limit Burn-In	All Devices 100%
-----------------------	------------------

**LM117 Electrical Characteristics** (Note 3)

Specifications with standard type face are for T<sub>J</sub> = 25°C, and those with **boldface type** apply over full Operating Temperature Range. Unless otherwise specified, V<sub>IN</sub> - V<sub>OUT</sub> = 5V, and I<sub>OUT</sub> = 10 mA.

Parameter	Conditions	LM117 (Note 2)			
		Min	Typ	Max	Units
Reference Voltage	3V ≤ (V <sub>IN</sub> - V <sub>OUT</sub> ) ≤ 40V, 10 mA ≤ I <sub>OUT</sub> ≤ I <sub>MAX</sub> (Note 3)	<b>1.20</b>	<b>1.25</b>	<b>1.30</b>	V
Line Regulation	3V ≤ (V <sub>IN</sub> - V <sub>OUT</sub> ) ≤ 40V (Note 4)		0.01 <b>0.02</b>	0.02 <b>0.05</b>	%/V
Load Regulation	10 mA ≤ I <sub>OUT</sub> ≤ I <sub>MAX</sub> (Note 3, Note 4)		0.1 <b>0.3</b>	0.3 <b>1</b>	%
Thermal Regulation	20 ms Pulse		0.03	0.07	%/W
Adjustment Pin Current			<b>50</b>	<b>100</b>	μA
Adjustment Pin Current Change	10 mA ≤ I <sub>OUT</sub> ≤ I <sub>MAX</sub> (Note 3) 3V ≤ (V <sub>IN</sub> - V <sub>OUT</sub> ) ≤ 40V		<b>0.2</b>	<b>5</b>	μA
Temperature Stability	T <sub>MIN</sub> ≤ T <sub>J</sub> ≤ T <sub>MAX</sub>		<b>1</b>		%
Minimum Load Current	(V <sub>IN</sub> - V <sub>OUT</sub> ) = 40V		<b>3.5</b>	<b>5</b>	mA
Current Limit	(V <sub>IN</sub> - V <sub>OUT</sub> ) ≤ 15V K Package	<b>1.5</b>	<b>2.2</b>	<b>3.4</b>	A
	H, E Package	<b>0.5</b>	<b>0.8</b>	<b>1.8</b>	
	(V <sub>IN</sub> - V <sub>OUT</sub> ) = 40V K Package	0.3	0.4		A
	H, E Package	0.15	0.20		
RMS Output Noise, % of V <sub>OUT</sub>	10 Hz ≤ f ≤ 10 kHz		0.003		%
Ripple Rejection Ratio	V <sub>OUT</sub> = 10V, f = 120 Hz, C <sub>ADJ</sub> = 0 μF		<b>65</b>		dB
	V <sub>OUT</sub> = 10V, f = 120 Hz, C <sub>ADJ</sub> = 10 μF	<b>66</b>	<b>80</b>		dB
Long-Term Stability	T <sub>J</sub> = 125°C, 1000 hrs		0.3	<b>1</b>	%
Thermal Resistance, θ <sub>JC</sub> Junction-to-Case	K (TO-3) Package		2		°C/W
	H (TO-39) Package		21		
	E (LCC) Package		12		
Thermal Resistance, θ <sub>JA</sub> Junction-to-Ambient (No Heat Sink)	K (TO-3) Package		39		°C/W
	H (TO-39) Package		186		
	E (LCC) Package		88		

**LM317A and LM317 Electrical Characteristics** (Note 3)

Specifications with standard type face are for  $T_J = 25^\circ\text{C}$ , and those with **boldface type** apply over full Operating Temperature Range. Unless otherwise specified,  $V_{IN} - V_{OUT} = 5\text{V}$ , and  $I_{OUT} = 10\text{mA}$ .

Parameter	Conditions	LM317A			LM317			Units
		Min	Typ	Max	Min	Typ	Max	
Reference Voltage		1.238	1.250	1.262	-	1.25	-	V
	$3\text{V} \leq (V_{IN} - V_{OUT}) \leq 40\text{V}$ , $10\text{mA} \leq I_{OUT} \leq I_{MAX}$ (Note 3)	1.225	1.250	1.270	1.20	1.25	1.30	V
Line Regulation	$3\text{V} \leq (V_{IN} - V_{OUT}) \leq 40\text{V}$ (Note 4)		0.005 0.01	0.01 0.02		0.01 0.02	0.04 0.07	%/V
Load Regulation	$10\text{mA} \leq I_{OUT} \leq I_{MAX}$ (Note 3, Note 4)		0.1 0.3	0.5 1		0.1 0.3	0.5 1.5	%
Thermal Regulation	20 ms Pulse		0.04	0.07		0.04	0.07	%/W
Adjustment Pin Current			50	100		50	100	$\mu\text{A}$
Adjustment Pin Current Change	$10\text{mA} \leq I_{OUT} \leq I_{MAX}$ (Note 3) $3\text{V} \leq (V_{IN} - V_{OUT}) \leq 40\text{V}$		0.2	5		0.2	5	$\mu\text{A}$
Temperature Stability	$T_{MIN} \leq T_J \leq T_{MAX}$		1			1		%
Minimum Load Current	$(V_{IN} - V_{OUT}) = 40\text{V}$		3.5	10		3.5	10	mA
Current Limit	$(V_{IN} - V_{OUT}) \leq 15\text{V}$ K, S Packages	-	-	-	1.5	2.2	3.4	A
	EMP, T Packages	1.5	2.2	3.4	1.5	2.2	3.4	
	H, MDT Packages	0.5	0.8	1.8	0.5	0.8	1.8	
	$(V_{IN} - V_{OUT}) = 40\text{V}$ K, S Packages	-	-		0.15	0.40		A
	EMP, T Packages	0.112	0.30		0.112	0.30		
	H, MDT Packages	0.075	0.20		0.075	0.20		
RMS Output Noise, % of $V_{OUT}$	$10\text{Hz} \leq f \leq 10\text{kHz}$		0.003			0.003		%
Ripple Rejection Ratio	$V_{OUT} = 10\text{V}$ , $f = 120\text{Hz}$ , $C_{ADJ} = 0\mu\text{F}$		65			65		dB
	$V_{OUT} = 10\text{V}$ , $f = 120\text{Hz}$ , $C_{ADJ} = 10\mu\text{F}$	66	80		66	80		dB
Long-Term Stability	$T_J = 125^\circ\text{C}$ , 1000 hrs		0.3	1		0.3	1	%
Thermal Resistance, $\theta_{JC}$ Junction-to-Case	K (TO-3) Package		-			2		$^\circ\text{C/W}$
	T (TO-220) Package		4			4		
	S (TO-263) Package		-			4		
	EMP (SOT-223) Package		23.5			23.5		
	H (TO-39) Package		21			21		
	MDT (TO-252) Package		12			12		
Thermal Resistance, $\theta_{JA}$ Junction-to-Ambient (No Heat Sink)	K (TO-3) Package		-			39		$^\circ\text{C/W}$
	T (TO-220) Package		50			50		
	S (TO-263) Package (Note 6)		-			50		
	EMP (SOT-223) Package (Note 6)		140			140		
	H (TO-39) Package		186			186		
	MDT (TO-252) Package (Note 6)		103			103		

**Note 1:** Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. Operating Ratings indicate conditions for which the device is intended to be functional, but do not guarantee specific performance limits. For guaranteed specifications and test conditions, see the Electrical Characteristics. The guaranteed specifications apply only for the test conditions listed.

**Note 2:** Refer to RETS117H drawing for the LM117H, or the RETS117K for the LM117K military specifications.

**Note 3:**  $I_{MAX} = 1.5\text{A}$  for the K (TO-3), T (TO-220), and S (TO-263) packages.  $I_{MAX} = 1.0\text{A}$  for the EMP (SOT-223) package.  $I_{MAX} = 0.5\text{A}$  for the H (TO-39), MDT (TO-252), and E (LCC) packages. Device power dissipation ( $P_D$ ) is limited by ambient temperature ( $T_A$ ), device maximum junction temperature ( $T_J$ ), and package thermal resistance ( $\theta_{JA}$ ). The maximum allowable power dissipation at any temperature is:  $P_{D(MAX)} = ((T_{J(MAX)} - T_A)/\theta_{JA})$ . All Min. and Max. limits are guaranteed to National's Average Outgoing Quality Level (AOQL).


**Note 4:** Regulation is measured at a constant junction temperature, using pulse testing with a low duty cycle. Changes in output voltage due to heating effects are covered under the specifications for thermal regulation.

**Note 5:** Human body model, 100 pF discharged through a 1.5 k $\Omega$  resistor.


**Note 6:** When surface mount packages are used (TO-263, SOT-223, TO-252), the junction to ambient thermal resistance can be reduced by increasing the PC board copper area that is thermally connected to the package. See the Applications Hints section for heatsink techniques.




## Typical Performance Characteristics Output Capacitor = 0 $\mu$ F unless otherwise noted




906337




906338




906339



906340




91A067




91A068







908341




908342




908343




908344




908345



908346



908347



908348

### Application Hints

In operation, the LM117 develops a nominal 1.25V reference voltage,  $V_{REF}$ , between the output and adjustment terminal. The reference voltage is impressed across program resistor  $R1$  and, since the voltage is constant, a constant current  $I_1$  then flows through the output set resistor  $R2$ , giving an output voltage of

$$V_{OUT} = V_{REF} \left( 1 + \frac{R2}{R1} \right) + I_{ADJ}R2 \quad (1)$$




FIGURE 1.

Since the 100 $\mu$ A current from the adjustment terminal represents an error term, the LM117 was designed to minimize  $I_{ADJ}$  and make it very constant with line and load changes. To do this, all quiescent operating current is returned to the output establishing a minimum load current requirement. If there is insufficient load on the output, the output will rise.

### EXTERNAL CAPACITORS

An input bypass capacitor is recommended. A 0.1 $\mu$ F disc or 1 $\mu$ F solid tantalum on the input is suitable input bypassing for almost all applications. The device is more sensitive to the absence of input bypassing when adjustment or output capacitors are used but the above values will eliminate the possibility of problems.

The adjustment terminal can be bypassed to ground on the LM117 to improve ripple rejection. This bypass capacitor prevents ripple from being amplified as the output voltage is increased. With a 10  $\mu$ F bypass capacitor 80dB ripple rejection is obtainable at any output level. Increases over 10  $\mu$ F do not appreciably improve the ripple rejection at frequencies above 120Hz. If the bypass capacitor is used, it is sometimes necessary to include protection diodes to prevent the capacitor from discharging through internal low current paths and damaging the device.

In general, the best type of capacitors to use is solid tantalum. Solid tantalum capacitors have low impedance even at high frequencies. Depending upon capacitor construction, it takes about 25  $\mu$ F in aluminum electrolytic to equal 1 $\mu$ F solid tantalum at high frequencies. Ceramic capacitors are also good at high frequencies; but some types have a large decrease in capacitance at frequencies around 0.5 MHz. For this reason, 0.01  $\mu$ F disc may seem to work better than a 0.1  $\mu$ F disc as a bypass.

Although the LM117 is stable with no output capacitors, like any feedback circuit, certain values of external capacitance can cause excessive ringing. This occurs with values between 500 pF and 5000 pF. A 1  $\mu$ F solid tantalum (or 25  $\mu$ F

aluminum electrolytic) on the output swamps this effect and insures stability. Any increase of the load capacitance larger than 10  $\mu$ F will merely improve the loop stability and output impedance.

### LOAD REGULATION

The LM117 is capable of providing extremely good load regulation but a few precautions are needed to obtain maximum performance. The current set resistor connected between the adjustment terminal and the output terminal (usually 240 $\Omega$ ) should be tied directly to the output (case) of the regulator rather than near the load. This eliminates line drops from appearing effectively in series with the reference and degrading regulation. For example, a 15V regulator with 0.05 $\Omega$  resistance between the regulator and load will have a load regulation due to line resistance of  $0.05\Omega \times I_L$ . If the set resistor is connected near the load the effective line resistance will be  $0.05\Omega (1 + R2/R1)$  or in this case, 11.5 times worse.

Figure 2 shows the effect of resistance between the regulator and 240 $\Omega$  set resistor.




FIGURE 2. Regulator with Line Resistance in Output Lead

With the TO-3 package, it is easy to minimize the resistance from the case to the set resistor, by using two separate leads to the case. However, with the TO-39 package, care should be taken to minimize the wire length of the output lead. The ground of  $R2$  can be returned near the ground of the load to provide remote ground sensing and improve load regulation.

### PROTECTION DIODES


When external capacitors are used with any IC regulator it is sometimes necessary to add protection diodes to prevent the capacitors from discharging through low current points into the regulator. Most 10  $\mu$ F capacitors have low enough internal series resistance to deliver 20A spikes when shorted. Although the surge is short, there is enough energy to damage parts of the IC.

When an output capacitor is connected to a regulator and the input is shorted, the output capacitor will discharge into the output of the regulator. The discharge current depends on the value of the capacitor, the output voltage of the regulator, and the rate of decrease of  $V_{IN}$ . In the LM117, this discharge path is through a large junction that is able to sustain 15A surge with no problem. This is not true of other types of positive regulators. For output capacitors of 25  $\mu$ F or less, there is no need to use diodes.

The bypass capacitor on the adjustment terminal can discharge through a low current junction. Discharge occurs when either the input, or the output, is shorted. Internal to the LM117 is a 50 $\Omega$  resistor which limits the peak discharge current. No protection is needed for output voltages of 25V or less and 10  $\mu$ F capacitance. Figure 3 shows an LM117 with protection



diodes included for use with outputs greater than 25V and high values of output capacitance.



$$V_{OUT} = 1.25V \left( 1 + \frac{R2}{R1} \right) + I_{ADJ}R2 \quad (2)$$

D1 protects against C1

D2 protects against C2

FIGURE 3. Regulator with Protection Diodes

### HEATSINK REQUIREMENTS

The LM317 regulators have internal thermal shutdown to protect the device from over-heating. Under all operating conditions, the junction temperature of the LM317 should not exceed the rated maximum junction temperature ( $T_J$ ) of 150°C for the LM117, or 125°C for the LM317A and LM317. A heatsink may be required depending on the maximum device power dissipation and the maximum ambient temperature of the application. To determine if a heatsink is needed, the power dissipated by the regulator,  $P_D$ , must be calculated:

$$P_D = ((V_{IN} - V_{OUT}) \times I_L) + (V_{IN} \times I_G) \quad (3)$$

Figure 4 shows the voltage and currents which are present in the circuit.

The next parameter which must be calculated is the maximum allowable temperature rise,  $T_{R(MAX)}$ :

$$T_{R(MAX)} = T_{J(MAX)} - T_{A(MAX)} \quad (4)$$

where  $T_{J(MAX)}$  is the maximum allowable junction temperature (150°C for the LM117, or 125°C for the LM317A/LM317), and  $T_{A(MAX)}$  is the maximum ambient temperature which will be encountered in the application.

Using the calculated values for  $T_{R(MAX)}$  and  $P_D$ , the maximum allowable value for the junction-to-ambient thermal resistance ( $\theta_{JA}$ ) can be calculated:

$$\theta_{JA} = (T_{R(MAX)} / P_D) \quad (5)$$




FIGURE 4. Power Dissipation Diagram

If the calculated maximum allowable thermal resistance is higher than the actual package rating, then no additional work is needed. If the calculated maximum allowable thermal resistance is lower than the actual package rating either the power dissipation ( $P_D$ ) needs to be reduced, the maximum ambient temperature  $T_{A(MAX)}$  needs to be reduced, the thermal resistance ( $\theta_{JA}$ ) must be lowered by adding a heatsink, or some combination of these.

If a heatsink is needed, the value can be calculated from the formula:

$$\theta_{HA} \leq (\theta_{JA} - (\theta_{CH} + \theta_{JC})) \quad (6)$$

where  $\theta_{CH}$  is the thermal resistance of the contact area between the device case and the heatsink surface, and  $\theta_{JC}$  is thermal resistance from the junction of the die to surface of the package case.

When a value for  $\theta_{(HA)}$  is found using the equation shown, a heatsink must be selected that has a value that is less than, or equal to, this number.

The  $\theta_{(HA)}$  rating is specified numerically by the heatsink manufacturer in the catalog, or shown in a curve that plots temperature rise vs power dissipation for the heatsink.

### HEATSINKING SURFACE MOUNT PACKAGES

The TO-263 (S), SOT-223 (EMP) and TO-252 (MDT) packages use a copper plane on the PCB and the PCB itself as a heatsink. To optimize the heat sinking ability of the plane and PCB, solder the tab of the package to the plane.

### HEATSINKING THE SOT-223 PACKAGE

Figure 5 and Figure 6 show the information for the SOT-223 package. Figure 6 assumes a  $\theta_{(JA)}$  of 74°C/W for 1 ounce copper and 51°C/W for 2 ounce copper and a maximum junction temperature of 125°C. Please see AN-1028 for thermal enhancement techniques to be used with SOT-223 and TO-252 packages.




FIGURE 5.  $\theta_{JA}$  vs Copper (2 ounce) Area for the SOT-223 Package




FIGURE 6. Maximum Power Dissipation vs  $T_{AMB}$  for the SOT-223 Package

#### HEATSINKING THE TO-263 PACKAGE

Figure 7 shows for the TO-263 the measured values of  $\theta_{JA}$  for different copper area sizes using a typical PCB with 1 ounce copper and no solder mask over the copper area used for heatsinking.

As shown in Figure 7, increasing the copper area beyond 1 square inch produces very little improvement. It should also be observed that the minimum value of  $\theta_{JA}$  for the TO-263 package mounted to a PCB is 32°C/W.




FIGURE 7.  $\theta_{JA}$  vs Copper (1 ounce) Area for the TO-263 Package

As a design aid, Figure 8 shows the maximum allowable power dissipation compared to ambient temperature for the TO-263 device (assuming  $\theta_{JA}$  is 35°C/W and the maximum junction temperature is 125°C).




FIGURE 8. Maximum Power Dissipation vs  $T_{AMB}$  for the TO-263 Package

#### HEATSINKING THE TO-252 PACKAGE

If the maximum allowable value for  $\theta_{JA}$  is found to be  $\geq 103^\circ\text{C/W}$  (Typical Rated Value) for TO-252 package, no heatsink is needed since the package alone will dissipate enough heat to satisfy these requirements. If the calculated value for  $\theta_{JA}$  falls below these limits, a heatsink is required.


As a design aid, Table 1 shows the value of the  $\theta_{JA}$  of TO-252 for different heatsink area. The copper patterns that we used to measure these  $\theta_{JA}$ s are shown at the end of the Application Notes Section. Figure 9 reflects the same test results as what are in Table 1.

Figure 10 shows the maximum allowable power dissipation vs. ambient temperature for the TO-252 device. Figure 11 shows the maximum allowable power dissipation vs. copper area (in<sup>2</sup>) for the TO-252 device. Please see AN-1028 for thermal enhancement techniques to be used with SOT-223 and TO-252 packages.

TABLE 1.  $\theta_{JA}$  Different Heatsink Area

Layout	Copper Area		Thermal Resistance ( $\theta_{JA}$ °C/W) TO-252
	Top Side (in <sup>2</sup> )*	Bottom Side (in <sup>2</sup> )	
1	0.0123	0	103
2	0.066	0	87
3	0.3	0	60
4	0.53	0	54
5	0.76	0	52
6	1.0	0	47
7	0.066	0.2	84
8	0.066	0.4	70
9	0.066	0.6	63
10	0.066	0.8	57
11	0.066	1.0	57
12	0.066	0.066	89
13	0.175	0.175	72
14	0.284	0.284	61
15	0.392	0.392	55
16	0.5	0.5	53

Note: \* Tab of device attached to top side of copper.

FIGURE 9.  $\theta_{JA}$  vs 2oz Copper Area for TO-252




FIGURE 10. Maximum Allowable Power Dissipation vs. Ambient Temperature for TO-252




FIGURE 11. Maximum Allowable Power Dissipation vs. 2oz Copper Area for TO-252